专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6389925B1 低読み出し電力を備えたメモリシステム有权
公开(公告)号：JP6389925B1
公开(公告)日：2018-09-12
申请号：JP2017109618
申请日：2017-06-02
申请人：力旺電子股▲ふん▼有限公司 , eMemory Technology Inc.
发明人： ▲呉▼ 柏慶
IPC分类号： G11C7/06 , G11C8/12 , G11C16/28 , G11C7/10
CPC分类号： G11C7/065 , G11C5/145 , G11C5/147 , G11C7/06 , G11C7/062 , G11C7/12 , G11C7/14 , G11C7/18 , G11C7/22 , G11C11/419 , G11C16/28 , G11C17/165 , G11C17/18 , G11C29/78 , G11C2013/0042 , G11C2207/002 , G11C2207/005 , G11C2211/4013 , H01L23/5252 , H01L27/11206 , H01L29/0649 , H01L29/0847 , H01L29/1095 , H01L29/1608 , H01L29/165 , H01L29/42376 , H01L29/7848 , H01L29/7851 , H02M3/07 , H02M2003/075 , H03K3/012 , H03K5/134 , H03K5/159 , H03K17/687 , H03K2005/00195
摘要：【課題】低読み出し電力を備えたメモリシステムを提供する。【解決手段】メモリシステムは、第1メモリバンクMBAと、第1経路セレクタYP1と、第2メモリバンクMBBと、第2経路セレクタYP2と、検知装置100とを含む。第1メモリバンクは、複数の第1メモリセルMCA(M、N)を含む。第2メモリバンクは、複数の第2メモリセルMCB(M、N)を含む。第1経路セレクタは、複数の第1ビットラインBLA1〜BLANを介して複数の第1メモリセルに結合された複数の入力端子と、2つの出力端子とを含む。第2経路セレクタは、複数の第2ビットラインを介して複数の第2メモリセルに接続された複数の入力端子と、2つの出力端子とを含む。検知装置は、必要な動作に応じて、第1バンクセレクタ及び第2バンクセレクタの出力端子が結合されており、基準電流源と2つのバンクセレクタの端子のうちの2つから出力される電流の差を検出する。【選択図】図1

2. 发明专利

JP2016062626A 半導体集積回路审中-公开
标题翻译：半导体集成电路
公开(公告)号：JP2016062626A
公开(公告)日：2016-04-25
申请号：JP2014188715
申请日：2014-09-17
申请人：株式会社東芝
发明人：彭海洋 , 財津光一郎 , 安田心一
IPC分类号： H01L27/105 , H01L27/10 , H01L45/00 , H01L49/00 , G11C13/00
CPC分类号： G11C13/0002 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C17/165 , G11C17/18 , G11C29/787 , G11C2213/15 , G11C2213/77 , G11C2213/78 , G11C2213/79
摘要：【課題】抵抗変化膜をワンタイムプログラムメモリとして使用する。【解決手段】実施形態に係わる半導体集積回路は、第1及び第2の電極11,12間に接続され、第1及び第2の抵抗状態間を可逆的に変化可能な抵抗変化膜REと、第1及び第2の電極11,12間の電位差を制御する制御回路14と、を備える。制御回路14は、第1の電極11に正電位を印加し、第2の電極12に接地電位を印加することにより、抵抗変化膜REを第1又は第2の抵抗状態に可逆的に変化させ、第1の電極11に負電位を印加し、第2の電極12に接地電位を印加することにより、抵抗変化膜REを第1の抵抗状態に不可逆的に固定させる。【選択図】図1
摘要翻译：要解决的问题：使用电阻变化膜作为一次可编程存储器。解决方案：根据实施例的半导体集成电路包括：连接在第一和第二电极11,12之间并能够可逆地改变的电阻变化膜RE 在第一和第二电阻状态之间; 以及控制电路14，控制第一和第二电极11,12之间的电位差。控制电路14通过向第一电极11和地面施加正电位，将电阻变化膜RE改变为第一或第二电阻状态并且通过向第一电极11施加负电位并将接地电位施加到第二电极12，将电阻变化膜RE固定在第一电阻状态中。可选图示：图1

3. 发明专利

JP2015534204A セル内に複数の磁気トンネル接合デバイスを備えたＯＴＰスキーム有权
标题翻译：具有在小区中的多个磁隧道结器件的OTP方案
公开(公告)号：JP2015534204A
公开(公告)日：2015-11-26
申请号：JP2015532107
申请日：2013-09-13
申请人：クアルコム,インコーポレイテッド
发明人：ジュン・ピル・キム , テヒュン・キム , スンリュル・キム , カンホ・イ
IPC分类号： G11C11/15 , G11C17/14 , H01L21/8246 , H01L27/10 , H01L27/105 , H01L43/12
CPC分类号： G11C11/1675 , G11C11/161 , G11C11/1673 , G11C17/02 , G11C17/146 , G11C17/165 , G11C2213/78
摘要：ワンタイムプログラミング(OTP)装置ユニットセルは、複数の磁気トンネル接合部(MTJ)と、複数のMTJと固定電位との間に結合された共有アクセストランジスタとを含む。ユニットセル内の複数のMTJの各々は、それらが個別にプログラミングされ、および/または個別に検知されるように、別個のプログラミング回路および/または別個の検知増幅器回路に結合され得る。別個の検知増幅器からの論理結合が、ユニットセルの出力として生成され得る。
摘要翻译：一次性编程（OTP）装置单位单元包括多个磁性隧道结和（MTJ），和耦接在固定电势，并且所述多个MTJ之间的共享存取晶体管。中的每个单元电池的多个MTJ的，它们被单独地和/或作为单独感测编程的，可以被耦合到一个单独的编程电路和/或单独的感测放大器电路。从单独的读出放大器的逻辑连接可以作为单位电池的输出而产生。

4. 发明专利

JP2015061238A 再構成可能な半導体集積回路および電子機器审中-公开
标题翻译：可重构半导体集成电路和电子设备
公开(公告)号：JP2015061238A
公开(公告)日：2015-03-30
申请号：JP2013194569
申请日：2013-09-19
申请人：株式会社東芝 , Toshiba Corp
发明人： ODA MASATO
IPC分类号： H03K19/173 , H01L21/82
CPC分类号： H03K19/1776 , G11C11/41 , G11C13/0069 , G11C17/165 , G11C17/18 , G11C2029/5006 , H03K19/1737 , H03K19/17728
摘要：【課題】FPGAにおいて、コンフィギュレーションメモリの不良を回避可能とする。【解決手段】第1の実施形態の再構成可能な半導体集積回路は、複数のメモリと、複数のメモリが並列に接続され、複数のメモリのデータ出力に応じて論理が決定されるロジック回路とを備える。信号出力部は、複数のメモリ毎に、ロジック回路に対するデータ出力を行う選択信号と、データ出力を閉じる非選択信号とのうち一方を出力する複数の出力端を備え、複数の出力端を巡回して選択信号および非選択信号を出力する。スイッチ部は、複数の出力端のうち第1出力端と、第1出力端に対して少なくとも1の出力端を飛ばして巡回される第2出力端との間の経路の開閉を決定する。【選択図】図5
摘要翻译：要解决的问题：为了避免现场可编程门阵列（FPGA）中的配置存储器中的缺陷。解决方案：第一实施例的可重构半导体集成电路包括多个存储器，以及与多个存储器连接的逻辑电路并行，其中根据多个存储器的数据输出来确定逻辑。信号输出部包括多个各自的存储器，多个输出端各自输出选择信号以输出逻辑电路的数据和非选择信号以闭合数据输出，并输出选择信号和非选择信号从多个输出端循环地进行。开关部分决定打开/关闭多个输出端中的第一个输出端之间的路径和从第一个输出端循环到达的第二路径之间的路径，其中至少一个输出端在其间跳过。

5. 发明专利

JP5671162B2 メモリデバイスのための電源投入検出システム有权
标题翻译：电源接通检测系统用于存储器件
公开(公告)号：JP5671162B2
公开(公告)日：2015-02-18
申请号：JP2014002541
申请日：2014-01-09
申请人：シデンス・コーポレーション
发明人：ウロデック・クルジャノウィッズ
IPC分类号： G11C16/02 , G11C16/06 , G11C17/14
CPC分类号： G11C29/52 , G11C5/143 , G11C16/3454 , G11C16/3459 , G11C17/14 , G11C17/16 , G11C17/165 , G11C19/00 , G11C29/027 , G11C2029/0407

6. 发明专利

JP2014099239A Program verification method for otp (one-time programming) memory 有权
标题翻译： OTP（一次编程）存储器的程序验证方法
公开(公告)号：JP2014099239A
公开(公告)日：2014-05-29
申请号：JP2014002540
申请日：2014-01-09
申请人： Sidense Corp , シデンス・コーポレーション
发明人： WLODEK KURJANOWICZ
IPC分类号： G11C17/14 , G11C16/02 , G11C16/06
CPC分类号： G11C29/52 , G11C5/143 , G11C16/3454 , G11C16/3459 , G11C17/14 , G11C17/16 , G11C17/165 , G11C19/00 , G11C29/027 , G11C2029/0407
摘要： PROBLEM TO BE SOLVED: To provide a program verification method for an OTP (One-Time Programming) memory.SOLUTION: A master 310 and a slave latch circuit 312 of a double function data register can simultaneously store the words of two different data. In a program verifying operation, a master latch stores program data, and a slave latch receives and stores read data. The comparison logic of each register stage compares the data of both latches, and integrates the comparison result with the comparison result of the preceding register stage. The result of final one bit indicates the existence of at least one bit which has not been programmed. A shift operation is selectively started in the logical level in the low or high active state of a clock signal so that any data word can be continuously output in accordance with a clock.
摘要翻译：要解决的问题：提供OTP（一次性编程）存储器的程序验证方法。解决方案：双功能数据寄存器的主机310和从锁存电路312可以同时存储两个不同数据的字。在程序验证操作中，主锁存器存储程序数据，从锁存器接收并存储读数据。每个寄存器级的比较逻辑比较两个锁存器的数据，并将比较结果与前一个寄存器级的比较结果进行比较。最后一位的结果表示存在尚未编程的至少一个位。在时钟信号的低或高有效状态的逻辑电平中选择性地启动移位操作，使得可以根据时钟连续地输出任何数据字。

7. 发明专利

JP2012526377A Electronic devices and how to switch the device capable of switching 有权
公开(公告)号：JP2012526377A
公开(公告)日：2012-10-25
申请号：JP2012509083
申请日：2010-05-04
申请人：ケンブリッジディスプレイテクノロジーリミテッド
发明人：グリーンハム，ニール , ワング，ジアンプ
IPC分类号： H01L27/10 , H01L27/28 , H01L45/00 , H01L51/05 , H01L51/30
CPC分类号： H01L51/0591 , B82Y10/00 , G11C11/5664 , G11C13/0014 , G11C13/0016 , G11C17/16 , G11C17/165 , G11C2213/55 , G11C2213/56 , H01L51/0003 , H01L51/0022 , H01L51/0037 , H01L51/0583 , H01L51/0587 , H01L51/4233 , H01L2251/308
摘要：切替え可能な電子デバイスは、第１の電極（１）と第２の電極（４）との間にホールブロッキング層（２）および導電性材料を含む層（３）を備え、電流密度が１００Ａｃｍ
−２以下である電流を流すと、切替え前のデバイスの導電率の１００分の１以下の導電率までデバイスの導電率を不可逆的に切り替えることができる。導電性材料は、ドープされ、任意選択で置換されているポリ（エチレンジオキシチオフェン）などのドープ有機材料である。ホールブロッキング層（２）は微粒子層、特に、ナノ粒子層を備えることができる。
【選択図】図１ａ

8. 发明专利

JP2012178587A Random access electrically programmable-e-fuse rom 审中-公开
标题翻译：随机访问电可编程电子保险箱ROM
公开(公告)号：JP2012178587A
公开(公告)日：2012-09-13
申请号：JP2012099631
申请日：2012-04-25
申请人： Internatl Business Mach Corp , インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
发明人： GREGORY J FREDEMAN , KIRIHATA TOSHIAKI , ALAN J LESLIE , JOHN M SAFRAN
IPC分类号： H01L21/82 , G11C16/04 , G11C17/14 , H01L27/10
CPC分类号： G11C17/16 , G11C17/165 , G11C29/027
摘要： PROBLEM TO BE SOLVED: To provide a random access electrically programmable-e-fuse ROM.SOLUTION: A one-time programmable read-only memory (OTPROM) is implemented in a two-dimensional array of aggressively scaled silicide migratable e-fuses. Word line selection is performed by decoding logic operating at Vwhile a bit line drive is switched between Vand a higher voltage Vfor programming. The OTPROM is thus compatible with and can be integrated with other technologies without adding costs and supports optimization of a high current path for minimal voltage drop during fuse programming. A differential sense amplifier with a programmable reference is used for improving sense margins and can support an entire bit line rather than sense amplifiers being provided for individual fuses.
摘要翻译：要解决的问题：提供一种随机存取电可编程电子熔丝ROM。解决方案：一次性可编程只读存储器（OTPROM）以二维阵列的大规模硅化物可迁移电子保险丝实现。通过在V DD 下操作的解码逻辑执行字线选择，同时在V DD 之间切换位线驱动器， V P 进行编程。因此，OTPROM与其他技术兼容并可与其他技术集成，而不增加成本，并支持在熔丝编程期间最小化电压路径的优化。具有可编程参考的差分读出放大器用于改善感测余量，并且可以支持整个位线，而不是为各个保险丝提供感测放大器。版权所有（C）2012，JPO＆INPIT

9. 发明专利

JP2012009669A Semiconductor device and method of manufacturing the same 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2012009669A
公开(公告)日：2012-01-12
申请号：JP2010145003
申请日：2010-06-25
申请人： Fujitsu Semiconductor Ltd , 富士通セミコンダクター株式会社
发明人： NAGAYAMA JUN
IPC分类号： H01L27/10 , G11C17/14 , G11C29/04
CPC分类号： H01L27/11206 , G11C17/16 , G11C17/165 , G11C17/18 , H01L27/0629 , H01L27/101 , H01L27/112
摘要： PROBLEM TO BE SOLVED: To achieve a memory element capable of being mounted on a semiconductor device including a transistor, without the need for an additional mask and an additional process.SOLUTION: A semiconductor device comprises: a memory element 16 having a structure in which an insulating film 17 and a metal film or a metallic compound film 19 are stacked; and a transistor having a gate structure with the same stacked structure as the memory element 16.

10. 发明专利

JP2011204300A Nonvolatile semiconductor memory device 审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：JP2011204300A
公开(公告)日：2011-10-13
申请号：JP2010068601
申请日：2010-03-24
申请人： Toshiba Corp , 株式会社東芝
发明人： NAKANO HIROAKI , WADA OSAMU
IPC分类号： G11C17/14 , G11C16/06
CPC分类号： G11C17/16 , G11C17/146 , G11C17/165 , G11C17/18 , G11C29/785
摘要： PROBLEM TO BE SOLVED: To relieve a fuse element writable only once.SOLUTION: An ROM 33 stores defective bit information indicating whether a memory cell provided in an OTP memory 31 is defective, when an input address AD is stored in the ROM 33, an output control circuit 34 reverses data SOx read out from the memory cell specified by the input address AD and outputs it, when the input address AD is not stored in the ROM 33, the output control circuit 34 outputs the data SOx specified by the input address AD and read out from the memory cell as it is.
摘要翻译：要解决的问题：解除只能写入一次的保险丝元件。当输入地址AD被存储在ROM 33中时，ROM 33存储指示提供在OTP存储器31中的存储单元是否有故障的缺陷位信息，输出控制电路34反转从由输入地址AD指定的存储单元读出的数据SOx，并将其输出，当输入地址AD未存储在ROM 33中时，输出控制电路34输出由输入地址指定的数据SOx AD，并从内存单元读出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式