专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2010087144A1 並列比較選択演算装置、プロセッサ及び並列比較選択演算方法有权
公开(公告)号：JPWO2010087144A1
公开(公告)日：2012-08-02
申请号：JP2010548410
申请日：2010-01-25
申请人：日本電気株式会社 , ルネサスエレクトロニクス株式会社
发明人：孝寛久村 , 孝寛久村 , 英樹松山 , 英樹松山
IPC分类号： G06F9/30 , G06F9/38 , G06F17/16
CPC分类号： G06F7/544 , G06F2207/3828
摘要：インデックスをともなう最大値探索あるいは最小値探索を効率良く実行する並列比較選択演算装置を提供する。ベクトルデータ1とベクトルデータ2とを使用して、ベクトルデータ1及びベクトルデータ2に含まれる各要素を対応する要素ごとに比較し、その比較結果に基づいて、ベクトルデータ1とベクトルデータ2の一方の要素を選択し、選択された要素で構成されるベクトルデータ3を生成するベクトル比較選択ユニット242と、ベクトルデータ1のインデックス・ベクトル1と、ベクトルデータ2のインデックス・ベクトル2と、比較結果ベクトルとを使用して、比較結果ベクトルに基づいて、インデックス・ベクトル1とインデックス・ベクトル2の一方の要素を選択し、選択された要素で構成されるインデックス・ベクトル3を生成して出力するインデックス・ベクトル選択ユニット243と、を備える。

2. 发明专利

JP4869552B2 How to run the code multiplication processing and equipment 有权
公开(公告)号：JP4869552B2
公开(公告)日：2012-02-08
申请号：JP2003425712
申请日：2003-12-22
申请人：インテルコーポレイション
发明人：ダブリューメイシー，ジュニアウィリアム , ヴィギュエンヒュイ
IPC分类号： G06F9/30 , G06F7/00 , G06F7/52 , G06F7/523 , G06F7/544 , G06F9/00 , G06F9/302 , G06F9/38 , G06F15/80
CPC分类号： G06F9/3017 , G06F7/544 , G06F9/30014 , G06F9/30036 , G06F9/3885 , G06F2207/382 , G06F2207/3828

3. 发明专利

JP2008542885A In a digital signal processor, system and method for performing a two's complement arithmetic 审中-公开
公开(公告)号：JP2008542885A
公开(公告)日：2008-11-27
申请号：JP2008513790
申请日：2006-05-25
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：クーブ、クリストファー・エドワード , クリティバサン、シャンカー
IPC分类号： G06F7/38
CPC分类号： G06F7/509 , G06F7/544 , G06F2207/5442
摘要：【解決手段】２の補数演算を達成する方法は、複数のバイト値を受信することと、複数のバイト値を第１の部分及び第２の部分に分割することとを含む。更に、この方法は、第１の部分を、第１の４対２コンプレッサの第１のセグメントへ入力することと、第１の部分について、第１の４対２圧縮演算を実行し、第１のロウと、第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットを生成することと、１からなる第１の値を送り、第１の２の補数演算を達成することとを含む。この方法はまた、第２の部分を、第２の４対２コンプレッサの第２のセグメントへ入力することと、１からなる第２の値を第２の部分に送り（carry in）、第２の２の補数演算を達成するために、第２の部分のすぐ右側に、１からなる２つの値を加えることとを含む。
【選択図】図１

4. 发明专利

JP2008523450A How to generate a display of the calculation results to be linearly dependent on the square value 有权
公开(公告)号：JP2008523450A
公开(公告)日：2008-07-03
申请号：JP2007545932
申请日：2005-12-13
申请人：フラウンホッファー−ゲゼルシャフトツァフェルダールングデァアンゲヴァンテンフォアシュンクエー.ファオ
发明人：シュテファンガヤーズベアガー , ベルンハルトグリル , マルクゲイヤー , サッシャディスヒ , ジョーハンヒルペアト , マンフレードルツキ , マルクスローヴァッサー
IPC分类号： G10L19/02 , G06F7/552 , G06F7/556
CPC分类号： G06F7/544 , G06F7/49936 , G06F7/49942 , G06F7/5443 , G10L19/02
摘要：対数レンジへの転換において、平方値に線形従属する計算結果のビット幅全体を対象とする必要はない。ｘビット値の計算結果を、該結果をｘビットより少ないビットで表示し、これに基づき十分に対数表示が行えるようにスケールすることができる。得られた対数表示に対するスケーリング係数の影響は、スケーリング係数に対数関数を適用して得られる補正値を、スケールされた対数表示に加算または除算することによって、一切のダイナミクス損失なしに補償することができる。このように、平方値に線形従属する計算結果の表示を生成するための計算を、簡単にし、および／またはハードウエアコスト増ほとんどなしに可能にする方法および装置を提供する。
【選択図】図４

5. 发明专利

JP2006059341A Circuit for computing sum of absolute difference 审中-公开
标题翻译：用于计算绝对差异的电路
公开(公告)号：JP2006059341A
公开(公告)日：2006-03-02
申请号：JP2005217270
申请日：2005-07-27
申请人： Renei Kagi Kofun Yugenkoshi , 聯詠科技股▲分▼有限公司
发明人： YANG HSING-CHIEN , CHEN JIN-MING , EN RONKEN
IPC分类号： G06F7/50 , G06F7/544 , H03M7/36 , H04N19/43 , H04N19/436 , H04N19/50 , H04N19/51
CPC分类号： H04N19/43 , G06F7/544 , G06F2207/5442
摘要： PROBLEM TO BE SOLVED: To provide a circuit capable of computing sums of absolute difference (SAD) in a parallel or sequential manner. SOLUTION: The circuit has an absolute difference circuit 110, a first adder ADD1, a first register REG1, and a first selective circuit SEL1. The absolute difference circuit 110 receives first data PM i,j and second data PS i,j and outputs absolute difference data AD i,j given by AD i,j =¾PM i,j -PS i,j ¾. The first adder ADD1 receives and adds the absolute difference data and first accumulative data and outputs a first sum. The register REG1 receives and locks the first sum on the basis of a first prescribed timing sequence and outputs a first sum of absolute difference data. The first selective circuit SEL1 receives and selects the first sum of absolute difference data or 0 and outputs the selected data as the first accumulative data. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供能够以并行或顺序方式计算绝对差（SAD）之和的电路。解决方案：电路具有绝对差电路110，第一加法器ADD1，第一寄存器REG1和第一选择电路SEL1。绝对差电路110接收第一数据PM i，j 和第二数据PS i，j 并输出给定的绝对差分数据AD i，j 通过AD i，j，i，j，i，j，i，j。第一加法器ADD1接收并相加绝对差数据和第一累积数据并输出第一和。寄存器REG1基于第一规定定时序列接收并锁定第一和，并输出绝对差数据的第一和。第一选择电路SEL1接收并选择绝对差数据的第一和或0，并将选择的数据作为第一累积数据输出。版权所有（C）2006，JPO＆NCIPI

7. 发明专利

JP3672076B2 Calculator and calculation methods and processor 有权
公开(公告)号：JP3672076B2
公开(公告)日：2005-07-13
申请号：JP26956699
申请日：1999-09-22
申请人：松下電器産業株式会社
发明人：道弘松本 , 正一藤本
IPC分类号： G06F7/02 , G06F7/544 , G06F9/30
CPC分类号： G06F9/30021 , G06F7/026 , G06F7/544

8. 发明专利

JP3482102B2 Absolute value distance arithmetic circuit 失效
公开(公告)号：JP3482102B2
公开(公告)日：2003-12-22
申请号：JP13550097
申请日：1997-05-26
申请人：沖電気工業株式会社
发明人：輝昭上原
IPC分类号： G06F7/00 , G06F7/544
CPC分类号： G06F7/544 , G06F2207/5442

9. 发明专利

JP2018049317A サーバ装置、計算方法およびプログラム审中-公开
公开(公告)号：JP2018049317A
公开(公告)日：2018-03-29
申请号：JP2016182611
申请日：2016-09-20
申请人：カシオ計算機株式会社
发明人：小澤信
IPC分类号： G06F15/02
CPC分类号： G06F7/544 , G06F9/454 , G06F15/02 , H04L67/18 , H04L67/42
摘要：【課題】ユーザが計算方法や国情報を設定しなくても、国情報を適切に割り出して国情報で表された国に応じた計算方法を自動的かつ適切に設定して計算を行うことが可能なサーバ装置を提供する。【解決手段】サーバ装置1は、端末20から計算対象データおよび計算種別データを受信するデータ受信手段15と、端末20の国情報を取得する国情報取得手段11と、計算種別データについて前記国情報に応じた計算方法で計算対象データを計算する計算手段11と、計算手段11により計算された計算結果である計算結果データを端末20に送信する計算結果送信手段11と、を備える。【選択図】図1

10. 发明专利

JPWO2016139926A1 クロスバースイッチ型メモリ回路、ルックアップテーブル回路、及び、プログラム方法审中-公开
公开(公告)号：JPWO2016139926A1
公开(公告)日：2018-02-22
申请号：JP2017503340
申请日：2016-03-01
申请人：日本電気株式会社
发明人：宮村信 , 崎村昇 , 辻幸秀 , 根橋竜介 , 杉林直彦
IPC分类号： G06F7/57 , G11C13/00 , H01L21/82
CPC分类号： G06F7/00 , G06F7/544
摘要：抵抗変化素子が不良状態であっても、正常に利用できるようにしたクロスバースイッチ型メモリ回路を提供するため、第1抵抗変化素子の一端が接続される第1列配線と、該第1列配線と電源ノードとの接続を制御する第1電源側トランジスタと、第1列配線と接地ノードとの接続を制御する第1電源側トランジスタと逆動作タイプの第1接地側トランジスタと、第1電源側トランジスタ及び第1接地側トランジスタの制御端子に接続されて、極性信号端子からの極性信号により第1電源側トランジスタと第1接地側トランジスタとの一方をONし、他方をOFFさせる第1極性制御線と、を含む第1ユニットと、第2抵抗変化素子の一端が接続される第2列配線と、該第2列配線と電源ノードとの接続を制御する第1電源側トランジスタと同動作タイプの第2電源側トランジスタと、第2列配線と接地ノードとの接続を制御する第2電源側トランジスタと逆動作タイプの第2接地側トランジスタと、極性信号端子からの極性信号の極性を反転して出力する論理反転回路と、第2電源側トランジスタ及び第2接地側トランジスタの制御端子に接続されて、論理反転回路からの極性信号第2電源側トランジスタと第2接地側トランジスタとの一方をONし、他方をOFFさせる第2極性制御線と、を含む第2ユニットと、第1及び第2抵抗変化素子の他端が接続されたn本(nは正の整数)の行配線と、を備える。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式