专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018531451A 車両安全電子制御システム审中-公开
公开(公告)号：JP2018531451A
公开(公告)日：2018-10-25
申请号：JP2018515310
申请日：2016-09-29
申请人：オートリブディベロップメントエービー
发明人：ロタ、アリナ , ルンディン、トーマス , ドラガン、ミハイ
IPC分类号： B60R16/02 , A20 , C07C275 , G06F13/38
CPC分类号： G06F13/362 , B60R16/0231 , B60T7/12 , B60W30/08 , B60W30/12 , B60W30/14 , G06F1/10 , G06F9/54 , G06F11/1629 , G06F11/2005 , G06F11/202 , G06F11/2028 , G06F11/2038 , G06F13/00 , G06F13/4282 , G06F15/17
摘要：第1のマイクロコントローラー11と、第2のマイクロコントローラー12と、これらのマイクロコントローラー11、12の間のデータの双方向転送のためのプロセッサ間通信パス13とを備える車両安全電子制御システム8が開示されている。このシステムは、上記第1のマイクロコントローラー11がマスターとして動作するとともに上記第2のマイクロコントローラー12がスレーブとして動作するプロセッサ間通信の第1のモードと、上記第2のマイクロコントローラー12がマスターとして動作するとともに上記第1のマイクロコントローラー11がスレーブとして動作するプロセッサ間通信の第2のモードとを有する。上記第1のモードと上記第2のモードとの間で選択及び切り替えを行うモード選択手段18〜20が設けられる。【選択図】図2

2. 发明专利

JP2018125044A 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム审中-公开
公开(公告)号：JP2018125044A
公开(公告)日：2018-08-09
申请号：JP2018093528
申请日：2018-05-15
申请人：コーヒレント・ロジックス・インコーポレーテッド
发明人：ドブス,カール・エス , トロシーノ,マイケル・アール
IPC分类号： G06F15/173
CPC分类号： G06F13/1652 , G06F9/4401 , G06F13/362 , G06F13/4022 , G06F13/4027 , G06F13/4068 , G06F13/4282 , G06F15/17381 , G06F15/7817 , G06F15/7882 , Y02D10/12 , Y02D10/13 , Y02D10/14 , Y02D10/151
摘要：【課題】複数のデータメモリルータと共に分散型配置された複数のプロセッサと、複数のバスインタフェースユニットと、バス制御回路と、プロセッサインタフェース回路とを含んでよい、マルチプロセッサシステムの実施形態を開示する。データメモリルータを連結して、一次相互接続ネットワークを形成してよい。【解決手段】バスインタフェースユニット及びバス制御回路をデイジーチェーン式で連結して、二次相互接続ネットワークを形成してよい。各バスインタフェースユニットは、複数のデータメモリルータそれぞれ及び各プロセッサに対して、データ又は命令の読み書きを実施するよう構成してよい。プロセッサインタフェース回路に結合されたバス制御回路は、一次ネットワークと二次ネットワークとの間の双方向ブリッジとして機能するよう構成してよい。バス制御回路は他のインタフェース回路にも結合して、二次ネットワークへのこれら他のインタフェース回路のアクセスを調停してよい。【選択図】図3

3. 发明专利

JPWO2017056132A1 半導体装置审中-公开
公开(公告)号：JPWO2017056132A1
公开(公告)日：2018-07-19
申请号：JP2015005013
申请日：2015-10-01
申请人：ルネサスエレクトロニクス株式会社
发明人：山中翔 , 平木俊行 , 堀田義彦 , 入田隆宏
IPC分类号： G06F13/38 , G06F13/362
CPC分类号： G06F13/1673 , G06F13/1605 , G06F13/362 , G06F13/4068 , G11C11/406
摘要：本発明に係る半導体装置は、複数のマスタ(100)と、メモリコントローラ(400a)と、複数のマスタ(100)とメモリコントローラ(400a)とを接続するバスと、複数のマスタ(100)のQoS情報を格納するQoS情報レジスタ(610)と、メモリコントローラ(400a)のバッファ(401)の空き情報に基づいて、アクセス権の権利付与可能数を計算する権利付与数制御部(602)と、QoS情報レジスタ(610)のQoS情報、及び権利付与数制御部(602)からの権利付与可能数に基づいて、アクセス権の権利付与先のマスタ(100)を選択する権利付与選択制御部(603a)と、権利付与選択制御部(603a)からのアクセス権が未付与であるマスタ(100)のリクエストを通さないリクエスト発行制御部(201a)と、を備える。

4. 发明专利

JP6338732B1 電子制御装置有权
公开(公告)号：JP6338732B1
公开(公告)日：2018-06-06
申请号：JP2017084277
申请日：2017-04-21
申请人：三菱電機株式会社
发明人：里見誠一
IPC分类号： G06F13/38 , B60R16/02 , G06F11/16 , G06F15/17
CPC分类号： G06F13/362 , G06F13/1668
摘要：【課題】スレーブがマスターから送受信要求を受けた場合であっても、新旧のデータを混在させることなく、新しいデータをスレーブが使用できる電子制御装置を得る。【解決手段】電子制御装置は、マスター対象データ領域(A7)、複数の送信マスターバンク(A2,A3)、送信マスター情報領域(A1)、受信スレーブ情報領域(A4)および複数の受信スレーブバンク(A5,A6)を含むマスターメモリ(23)を有するマスターマイコンと、スレーブ対象データ領域(B7)、複数の送信スレーブバンク(B5,B6)、送信スレーブ情報領域(B4)、受信マスター情報領域(B1)および複数の受信マスターバンク(B2,B3)を含むスレーブメモリ(33)を有するスレーブマイコンとを備えて構成される。【選択図】図2

5. 发明专利

JPWO2015040690A1 情報処理装置及び方法有权
标题翻译：信息处理设备和方法
公开(公告)号：JPWO2015040690A1
公开(公告)日：2017-03-02
申请号：JP2015537462
申请日：2013-09-18
申请人：富士通株式会社
发明人：正朗志知
IPC分类号： H04L12/28
CPC分类号： G06F13/4022 , G06F13/362 , G06F15/163
摘要：本情報処理装置は、複数の処理ユニットを管理する。そして、本情報処理装置は、複数の処理ユニットのうち第1の処理ユニットから、当該第1の処理ユニットがスイッチの機能を有するか否かを示す第1の情報と、第1の処理ユニットにおける複数のポートに対して論理ネットワークの設定が完了したか否かを示す第2の情報とを取得する第1処理部と、少なくとも第1の情報と第2の情報とを用いて、第1の処理ユニットにおける複数のポートの使用可否を決定し、使用可能又は使用不可を示す情報を第1の処理ユニットに送信する第2処理部とを有する。
摘要翻译：所述信息处理装置管理的多个处理单元。然后，信息处理装置中，多个处理单元的第一处理单元，所述第一信息，其中所述第一处理单元指示是否一个功能开关，在所述第一处理单元第一处理单元，其获取指示所述逻辑网络的设定是否完成的多个端口的第二信息，其中至少一个第一和第二信息，所述第一确定在所述处理单元中的多个端口中的可用性，并且发送表示可用或不可用的第一处理单元的信息的第二处理单元。

6. 发明专利

JP6041056B2 情報処理装置及び方法有权
公开(公告)号：JP6041056B2
公开(公告)日：2016-12-07
申请号：JP2015537462
申请日：2013-09-18
申请人：富士通株式会社
发明人：志知正朗
IPC分类号： H04L12/28
CPC分类号： G06F13/4022 , G06F13/362 , G06F15/163

7. 发明专利

JPWO2014020745A1 情報処理装置およびその制御方法有权
标题翻译：其信息处理设备和控制方法
公开(公告)号：JPWO2014020745A1
公开(公告)日：2016-07-11
申请号：JP2014527914
申请日：2012-08-02
申请人：富士通株式会社
发明人：山本　茂樹 , 茂樹山本
IPC分类号： G06F13/14 , G06F13/36 , G06F13/38
CPC分类号： G06F13/362
摘要：通信速度の低下を抑制する。情報処理装置(1)は、I/F回路(11−1〜11−n)、スイッチ(12)および制御部(13)を備える。I/F回路(11−1〜11−n)は、それぞれ通信ポート(P)を有し、通信ポート(P)を介して、機器との入出力インタフェースを制御する。スイッチ(12)は、I/F回路(11−1〜11−n)と機器(D1〜Dm)との間に位置するマトリクススイッチであり、スイッチ指示にもとづいて、I/F回路(11−1〜11−n)の各通信ポート(P)と機器(D1〜Dm)との接続をスイッチングする。制御部(13)は、I/F回路(11−1〜11−n)の通信ポートの負荷に応じて、スイッチ指示を出力してスイッチ(12)を制御する。
摘要翻译：它抑制通信速度的降低。的信息处理装置（1）包括I / F电路（11-1至11-n），开关（12）和所述控制单元（13）。 I / F电路（11-1至11-n）具有通信端口，分别为（P），经由通信端口（P），并控制与该设备的输入和输出接口。开关（12）是位于所述I / F电路之间的矩阵开关（11-1至11-n）和设备（D1至Dm），基于所述切换指示时，I / F电路（11- 1至11-n）的每个通信端口（P）和开关与该设备的连接（D1至Dm）。控制单元（13），取决于I / F电路的通信端口的负载（11-1至11-n），控制开关（12）输出一切换指令。

10. 发明专利

JP2016503933A スケジューリングシステム、パケット処理をスケジューリングする方法及びモジュール审中-公开
标题翻译：用于调度的调度系统的方法和模块，所述数据包处理
公开(公告)号：JP2016503933A
公开(公告)日：2016-02-08
申请号：JP2015553711
申请日：2013-06-22
申请人：ゾケッツアイピー、リミテッドライアビリティカンパニー , ゾケッツアイピー、リミテッドライアビリティカンパニー
发明人：ダラル、パリン , ベラー、ステファン
IPC分类号： G06F9/48
CPC分类号： H04L61/103 , G06F9/3877 , G06F9/461 , G06F9/4843 , G06F12/0815 , G06F12/0875 , G06F13/16 , G06F13/1652 , G06F13/285 , G06F13/362 , G06F13/4022 , G06F13/4068 , G06F15/161 , G06F15/17337 , H04L29/08135 , H04L29/08549 , H04L47/193 , H04L47/2441 , H04L47/56 , H04L47/624 , H04L47/6295 , H04L49/40 , H04L49/90 , H04L61/2592 , H04L61/6086 , Y02D10/14 , Y02D10/151
摘要：パケット処理システムのためのスケジューリングシステムは、メモリバスに接続され、ネットワークパケットを分類し、分類したネットワークパケットを第1の複数の入出力キューに入れる分類回路と、分類回路から第1の複数の入出力キューを介して受信したネットワークパケットを並べ替え、並べ替えたネットワークパケットを第2の複数の入出力キューに入れるスケジューリング回路と、スケジューリング回路から第2の複数の入出力キューを介して受信したネットワークパケットを複数の出力ポートに方向付ける調停回路と、複数の出力ポートの少なくとも1つに接続され、それぞれネットワークパケットを変更するように構成された複数のオフロードプロセッサとを備える。【選択図】図1
摘要翻译：用于分组处理系统中调度系统被连接到所述存储器总线，网络分组的分类，并且分类电路把网络分组被分类为第一多个输入和输出队列的，来自分类电路的第一多个输入排序经由输出队列接收该网络分组，并调度电路把重新排列的第二多个输入队列的网络数据包，经由第二多个输入和输出队列的来自调度电路接收的网络包括用于引导一个数据包发送到多个输出端口的一个仲裁电路被连接到所述多个输出端口中的至少一个，并且被配置以分别改变所述网络分组，多个卸载处理器。点域1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式