专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

KR102238188B1 KR102238188B1 - Temporary prohibition of processing restricted storage operand requests 有权
公开(公告)号：KR102238188B1
公开(公告)日：2021-04-12
申请号：KR1020197017086A
申请日：2018-01-09
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 브루스 콘래드 지아메이 , 크리스찬 자코비 , 청-렁 슘 , 도날드 윌리엄 슈미트 , 다니엘 로사 , 앤서니 사포리또
IPC分类号： G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0815 , G06F12/084 , G06F12/0842 , G06F12/0862 , G06F12/0875 , G06F12/1027 , G06F13/42
CPC分类号： G06F9/30047 , G06F12/0811 , G06F12/0815 , G06F12/084 , G06F12/0842 , G06F12/0862 , G06F12/0875 , G06F12/1027 , G06F13/4221 , G06F9/30087 , G06F9/3834
摘要： 제한된 저장소 오퍼런드 요청 처리의 일시적 금지
제한됨으로 식별된 저장소 오퍼랜드 요청의 처리가 선택적으로, 일시적으로 금지된다. 상기 처리는 컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 공동 저장소 위치에 대한 저장소 오퍼랜드 요청이 제한되었는지를 결정하는 단계와, 상기 저장소 오퍼랜드 요청이 제한되었다고 결정하는 것에 기초하여, 상기 저장소 오퍼랜드 요청에 따른 상기 공동 저장소 위치에 대한 액세스를 요청하는 것을 일시적으로 금지하는 단계를 포함한다. 상기 처리를 수행하는 처리 장치는, 상기 처리가 상기 처리 장치 전용의 캐시를 사용하여 달성될 수 있는 경우, 상기 금지하는 단계를 수행함이 없이, 상기 제한된 저장소 오퍼랜드 요청의 처리를 계속한다. 그렇지 않는 경우, 상기 금지하는 단계는 상기 저장소 오퍼랜드 요청과 연관된, 명령, 또는 명령의 연산이 완료될(next to complete)때까지 계속될 수 있다.

2. 发明专利

JP2018530828A 複数のマスタデバイス間の条件付き介入を使用したキャッシュコヒーレンシの維持有权
公开(公告)号：JP2018530828A
公开(公告)日：2018-10-18
申请号：JP2018515038
申请日：2016-09-09
申请人：クアルコム,インコーポレイテッド
发明人：クン・シュ , トゥオン・クアン・トロン , ジャヤ・プラカシュ・スブラマニアム・ガナサン , ヒエン・ミン・レ , シーザー・アーロン・ラミレス
IPC分类号： G06F12/0831
CPC分类号： G06F12/0815 , G06F12/0831 , G06F2212/1024 , G06F2212/1028 , G06F2212/621 , Y02D10/13
摘要：複数のマスタデバイス間の条件付き介入を使用してキャッシュコヒーレンシを維持することが開示される。一態様では、条件付き介入回路が、介入応答を複数のスヌーピングマスタデバイスから受信するように構成される。介入データを供給するためのスヌーピングマスタデバイスを選択するために、条件付き介入回路は、いくつのスヌーピングマスタデバイスが要求元マスタデバイスと同じかまたはより大きいキャッシュライン細粒サイズを有するかを決定する。1つのスヌーピングマスタデバイスが同じかまたはより大きいキャッシュライン細粒サイズを有する場合、そのスヌーピングマスタデバイスが選択される。2つ以上のスヌーピングマスタデバイスが同じかまたはより大きいキャッシュライン細粒サイズを有する場合、1つのスヌーピングマスタデバイスが代替基準に基づいて選択される。選択されなかったスヌーピングマスタデバイスによって供給された介入応答は、条件付き介入回路によって削除され、選択されたスヌーピングマスタデバイスからの介入データは、要求元マスタデバイスに供給される。

3. 发明专利

JP6396625B1 複数のマスタデバイス間の条件付き介入を使用したキャッシュコヒーレンシの維持有权
公开(公告)号：JP6396625B1
公开(公告)日：2018-09-26
申请号：JP2018515038
申请日：2016-09-09
申请人：クアルコム,インコーポレイテッド
发明人：クン・シュ , トゥオン・クアン・トロン , ジャヤ・プラカシュ・スブラマニアム・ガナサン , ヒエン・ミン・レ , シーザー・アーロン・ラミレス
IPC分类号： G06F12/0831
CPC分类号： G06F12/0815 , G06F12/0831 , G06F2212/1024 , G06F2212/1028 , G06F2212/621 , Y02D10/13
摘要：複数のマスタデバイス間の条件付き介入を使用してキャッシュコヒーレンシを維持することが開示される。一態様では、条件付き介入回路が、介入応答を複数のスヌーピングマスタデバイスから受信するように構成される。介入データを供給するためのスヌーピングマスタデバイスを選択するために、条件付き介入回路は、いくつのスヌーピングマスタデバイスが要求元マスタデバイスと同じかまたはより大きいキャッシュライン細粒サイズを有するかを決定する。1つのスヌーピングマスタデバイスが同じかまたはより大きいキャッシュライン細粒サイズを有する場合、そのスヌーピングマスタデバイスが選択される。2つ以上のスヌーピングマスタデバイスが同じかまたはより大きいキャッシュライン細粒サイズを有する場合、1つのスヌーピングマスタデバイスが代替基準に基づいて選択される。選択されなかったスヌーピングマスタデバイスによって供給された介入応答は、条件付き介入回路によって削除され、選択されたスヌーピングマスタデバイスからの介入データは、要求元マスタデバイスに供給される。

4. 发明专利

JP2018521419A 共有メモリコントローラおよびそれを使用する方法审中-公开
公开(公告)号：JP2018521419A
公开(公告)日：2018-08-02
申请号：JP2018501260
申请日：2016-06-14
申请人：華為技術有限公司 , HUAWEI TECHNOLOGIES CO.,LTD.
发明人：ハオルアン , アランギャザラー , ビンヤン
IPC分类号： G06F13/362
CPC分类号： G06F9/52 , G06F12/0815 , G06F13/1663
摘要：共有メモリのためのコントローラが開示される。コントローラは、共有メモリにアクセスするための複数のトランザクションをスキャンインし、トランザクションをビートレベルメモリアクセスコマンドに分割するように構成されたトランザクションスキャナを備える。コントローラはまた、共有メモリ内の複数の共有メモリブロックに対応する複数のコマンドアービタを備えたコマンドスーパーアービタを備える。コマンドスーパーアービタは、トランザクションのそれぞれに対するサービス品質にアクセスし、トランザクションに関連付けられたビートレベルメモリアクセスコマンドを、複数のトランザクションのそれぞれに対するサービス品質に基づいて調停し、ビートレベルメモリアクセスコマンドを、ビートレベルメモリアクセスコマンドの調停の結果に基づいて、共有メモリブロックにディスパッチするように構成される。

5. 发明专利

JP6337902B2 ストレージシステムとノード装置とキャッシュ制御方法並びにプログラム有权
公开(公告)号：JP6337902B2
公开(公告)日：2018-06-06
申请号：JP2015539446
申请日：2014-09-30
申请人：日本電気株式会社
发明人：小川周吾
IPC分类号： G06F12/00 , G06F15/167 , G06F9/46 , G06F12/08
CPC分类号： G06F3/0647 , G06F3/0613 , G06F3/067 , G06F3/0685 , G06F9/4856 , G06F12/0808 , G06F12/0813 , G06F12/0815 , G06F12/0891 , G06F12/0893 , G06F2212/1016 , G06F2212/1024 , G06F2212/152 , G06F2212/60

6. 发明专利

JP2018511099A ベクトルキャッシュラインライトバックのためのプロセッサ、方法、システム、および命令审中-公开
公开(公告)号：JP2018511099A
公开(公告)日：2018-04-19
申请号：JP2017538592
申请日：2016-01-25
申请人：インテル・コーポレーション
发明人：ドシ、シティージエイ. , ウィルヘルム、トマス
IPC分类号： G06F12/08 , G06F9/30 , G06F9/38 , G06F12/0804
CPC分类号： G06F12/0804 , G06F9/30036 , G06F9/30043 , G06F9/30047 , G06F9/30192 , G06F12/0811 , G06F12/0815 , G06F12/084 , G06F2212/1024 , G06F2212/452 , G06F2212/621
摘要：一態様のプロセッサは、複数のパックドデータレジスタと、ベクトルキャッシュラインライトバック命令をデコードするデコードユニットとを含む。ベクトルキャッシュラインライトバック命令は、複数のメモリインデックスを含むソースパックドメモリインデックスオペランドを示す。プロセッサは、パックドデータレジスタおよびデコードユニットと結合されたキャッシュコヒーレンシシステムも含む。キャッシュコヒーレンシシステムは、ベクトルキャッシュラインライトバック命令に応答して、ソースパックドメモリインデックスオペランドのメモリインデックスのいずれかによって示される複数のメモリアドレスのいずれかのデータを内部に格納した、コヒーレンシドメインにおける任意のキャッシュ内の任意のダーティキャッシュラインを、1または複数のメモリにライトバックさせる。他のプロセッサ、方法、およびシステムも開示される。

7. 发明专利

JP2017532908A データキャッシング方法、装置及び記憶媒体有权
公开(公告)号：JP2017532908A
公开(公告)日：2017-11-02
申请号：JP2017520382
申请日：2015-04-28
申请人：セインチップステクノロジーカンパニーリミテッド , セインチップステクノロジーカンパニーリミテッド
发明人：ジャオチャオ , ジャオチャオ , ミンリャンレー , ミンリャンレー , ハオシュアンティエン , ハオシュアンティエン , ヤンルイチャン , ヤンルイチャン
IPC分类号： H04L12/863
CPC分类号： H04L47/6245 , G06F12/0815 , G06F2212/1008 , G06F2212/154 , G06F2212/608 , H04L49/90
摘要：本発明はデータキャッシング方法を開示して、セルの入力ポート番号に基づいて、前記セルを対応する先入先出のキューに記憶し、現在のK番目のサイクルで、デキュー待ちのセルをデキュー可能であると確定し、前記デキュー待ちのセルをデキューするようスケジューリングし、前記デキュー待ちのセルに占用される接合ユニットの数の実際値を取得し、前記デキュー待ちのセルをセル接合の方式でバスのビット幅と同じビット幅のレジスタに記憶し、ここで、前記デキュー待ちのセルをデキュー可能であると確定することは、K−1番目のサイクルの第1背圧カウント値が第1プリセット閾値の値以下であることに基づいて行われ、前記K−1番目のサイクルの第1背圧カウント値が、前回のデキューセルをデキューする時に占用された接合ユニットの数の推定値、サイクル毎のバスで伝送可能な接合ユニットの数、及びK−2番目のサイクルの第1背圧カウント値によって得られる。本発明は同時に、データキャッシング装置及び記憶媒体を開示している。【選択図】図3

8. 发明专利

JP2017514206A トランザクション・ステータスを示すためのコヒーレンス・プロトコルの強化有权
公开(公告)号：JP2017514206A
公开(公告)日：2017-06-01
申请号：JP2016554864
申请日：2015-03-11
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation , インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
发明人：シュワルツ、エリック、マーク , ブサバ、ファディ、ユスフ , グシュビント、マイケル、カール , スレゲル、ティモシー , サラプラ、バレンティナ , ジャコビ、クリスチャン , カイン、スリー、ハロルド、ウェイド
IPC分类号： G06F9/46 , G06F9/30 , G06F9/318 , G06F9/34 , G06F9/38 , G06F9/52 , G06F12/08
CPC分类号： G06F9/466 , G06F9/30087 , G06F9/3834 , G06F9/3859 , G06F12/0815 , G06F2212/621
摘要：【課題】コヒーレンス・プロトコルを実施するための方法、システム及びコンピュータ・プログラム製品を提供する。【解決手段】実施形態は、コヒーレンス・プロトコルを実施することに関連する。1つの態様は、データ要求を遠隔プロセッサに送り、プロセッサにより、遠隔プロセッサから応答を受け取ることを含む。応答は、遠隔プロセッサ上の遠隔トランザクションのトランザクション・ステータスを有する。プロセッサは、遠隔プロセッサ上の遠隔トランザクションのトランザクション・ステータスをローカル・トランザクション干渉追跡テーブル内に付加する。【選択図】図1

9. 发明专利

JP2017010396A ストレージ装置、キャッシュ書込制御方法及びキャッシュ書込制御プログラム审中-公开
标题翻译：存储装置中，高速缓冲存储器的写入控制方法和高速缓存写入控制程序
公开(公告)号：JP2017010396A
公开(公告)日：2017-01-12
申请号：JP2015126942
申请日：2015-06-24
申请人：富士通株式会社
发明人：工藤識実
IPC分类号： G06F12/08 , G06F3/06
CPC分类号： G06F12/0815 , G06F2212/1032
摘要：【課題】スループットを向上させつつ、ヒット率を確保し、システム性能を向上させるストレージ装置、キャッシュ書込制御方法及びキャッシュ書込制御プログラムを提供する。【解決手段】条件判定部108は、2次キャッシュ112の書込単位領域の一部へ書込データを書き込む場合、書込先の書込単位領域が2次キャッシュ112の管理単位領域をまたぐか否かを判定し、書込先の書込単位領域が管理単位領域をまたぐ場合、書込先の書込単位領域における書込データが書き込まれない非更新領域を含む管理単位領域の利用状況を基に、非更新領域の既格納データを保持するか否かを判定する。2次キャッシュ読書制御部107は、条件判定部108により既格納データを保持すると判定された場合、既格納データを保持しつつ書込データを書込先の管理単位領域へ書き込む。【選択図】図3
摘要翻译：一个同时提高吞吐量，保证命中率，存储系统，以提高系统性能，提供了一个高速缓存写入控制方法和高速缓存写入控制程序。甲条件判断部108，写数据写入到二级高速缓存112中，写入单元区域的一部分或写入写目的地的单位区域时跨在次级高速缓冲存储器112的管理单位面积判断是否，如果写入目的地的写入单位面积横跨管理单位区域，包括其中写入数据未在写入目的地的写入单元写入区未更新区域的使用管理单位面积基于确定是否持有非更新区域的已存储的数据。二级高速缓存读取控制单元107，如果它被确定为保持通过条件判断单元108已经存储的数据，并同时保留了已经存储的数据的写入数据写入到写入目的地的管理单位面积。点域

10. 发明专利

JP2016164778A ストレージシステム、およびストレージ制御回路审中-公开
标题翻译：存储系统和存储控制电路
公开(公告)号：JP2016164778A
公开(公告)日：2016-09-08
申请号：JP2016027995
申请日：2016-02-17
申请人：株式会社半導体エネルギー研究所
发明人：小山潤
IPC分类号： G06F3/00 , G06F12/08 , G06F3/06
CPC分类号： G06F12/0804 , G06F12/0815 , G11C11/401 , G11C5/141 , G11C7/10 , G06F2212/1032 , G06F2212/281 , G06F2212/312 , Y02B60/1225
摘要：【課題】電力の供給が停止する場合であってもデータの保持が可能なストレージシステムを提供すること。データの保持に要する電力を削減できるストレージシステムを提供すること。【解決手段】キャッシュメモリとして、オフ電流の小さいトランジスタを有するメモリセルを用いる。オフ電流が小さいことを利用してデータの保持を図るとともに、1時間に1回程度のリフレッシュを行うことでデータの半永久的な保持を実現できる。また一時的な電力の供給停止時においては、トランジスタをオフにし続けることができる電力を用いて、データの保持を図ることで、データの退避を行う構成に比べて大幅に電力を削減する。【選択図】図1
摘要翻译：要解决的问题：提供即使在电源停止时也可以保留数据的存储系统，并且提供可以减少保留数据所需的功率的存储系统。解决方案：作为高速缓存存储器，具有晶体管的存储单元使用小截止电流。通过利用截止电流小，保留数据，并且每隔一小时执行约一次刷新，以便能够半永久地保留数据。数据通过使用这种能够保持晶体管暂时停止供电的电源来保持，因此与数据保存的配置相比，功率显着降低。图1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式