专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2006518855A Compression of the test response to use the compactor 有权
公开(公告)号：JP2006518855A
公开(公告)日：2006-08-17
申请号：JP2006503551
申请日：2004-02-13
申请人：メンター・グラフィクス・コーポレーション
发明人：ウァン，チェン , ティスザー，イェジ , ポギエル，アルトゥル , ムルガルスキ，グジェゴシュ , ラジェスキー，ヤヌーシュ
IPC分类号： G01R31/28 , G01R31/3185 , G01R31/319 , G06F11/22 , G11C29/40 , G11C29/48
CPC分类号： G01R31/318566 , G01R31/31703 , G01R31/318536 , G01R31/318583 , G01R31/31921 , G11C29/40 , G11C29/48 , G11C2029/3202
摘要：本開示は、集積回路の試験結果を圧縮するコンパクタの実施形態、およびそのような実施形態を使用および設計する方法を記述する。開示するコンパクタは、たとえば、任意の走査に基づく設計の一部として使用することができる。さらに、開示するコンパクタのいずれも、電子設計自動（「ＥＤＡ」）ソフトウェアツールなど、コンピュータ実行アプリケーションにおいて設計、シミュレーション、および／または検査することができる。開示するコンパクタにおいて故障を診断する方法の実施形態も記述する。

2. 发明专利

JPS59200353A Gate circuit diagnosis system 失效
标题翻译：门电路诊断系统
公开(公告)号：JPS59200353A
公开(公告)日：1984-11-13
申请号：JP7340583
申请日：1983-04-26
申请人： Fujitsu Ltd
发明人： SHIOYA KATSUHIKO
IPC分类号： G01R31/28 , G01R31/3185 , G06F11/22
CPC分类号： G01R31/318552 , G01R31/318566
摘要： PURPOSE:To detect immediately a faulty gate circuit by providing a counter within a device to be tested to count the shift number of clocks and referring to the count number from the count starting time point in a test mode. CONSTITUTION:A counter 11 exclusive for fault check is incorporated into a device 1 to be tested, and the count value of the counter 11 is displayed. This counter 11 is updated with the scan clock and receives +1 every time FF trains 1-1-1-N are shifted by a bit. Then the counter 11 is reset as soon as the FF train is reset, and the count value is set so as to have the complete coincidence with the FF train. As a result, a faulty FF can be immediately detected from the count value of the counter 11.
摘要翻译：目的：通过在要测试的设备内提供计数器来计数时钟的移位数，并参考测试模式下的计数开始时间点的计数，立即检测故障门电路。构成：将要进行故障检查的计数器11并入要测试的装置1中，并显示计数器11的计数值。该计数器11用扫描时钟更新，每当FF列1-1-1-N偏移一位时接收+1。然后，一旦FF列车复位，计数器11被复位，并且计数值被设定为与FF列车完全一致。结果，可以从计数器11的计数值立即检测到故障FF。

3. 发明专利

JP2018521618A 無線電力供給環境内の機器への選択的電力供給方法审中-公开
公开(公告)号：JP2018521618A
公开(公告)日：2018-08-02
申请号：JP2017563602
申请日：2016-06-08
申请人：オシア,インク.
发明人：ゼイン,ハテム , メイズ,デール
IPC分类号： H02J50/10 , H02J50/80 , H02J7/00 , H02J50/40
CPC分类号： H02J50/80 , G01R31/318566 , G01R31/40 , H02J7/0004 , H02J7/025 , H02J7/045 , H02J50/20 , H02J50/40 , H04L12/2818 , H04L12/6418 , H04L67/12 , H04L2012/2841 , H04W4/12 , H04W8/005 , H04W52/0212 , Y04S40/18
摘要：どの電力受信クライアントが設定されたネットワーク内に存在するかを決定し(812,814)、これらの選択クライアントへの電力伝送を制限する(816,818,820)方法を本明細書に記載する。いくつかの電力要求を無視すること(820)により、無線電力伝送システムを解放して、より重要であると決定された無線電力受信クライアントに優先的に電力を供給する。これは、無線電力伝送システムの受信可能領域が、認識されていない機器が位置する場所に及ぶ家庭またはビジネスの環境で特に有益であろう。

4. 发明专利

JP5845187B2 故障検出システム、取出装置、故障検出方法、プログラム及び記録媒体有权
标题翻译：故障检测系统，取出装置，故障检测方法，程序和记录介质
公开(公告)号：JP5845187B2
公开(公告)日：2016-01-20
申请号：JP2012537651
申请日：2011-09-28
申请人：国立研究開発法人科学技術振興機構
发明人：佐藤康夫 , 梶原誠司
IPC分类号： H01L21/822 , H01L27/04 , G01R31/3183
CPC分类号： G01R31/3177 , G01R31/318547 , G01R31/318566

6. 发明专利

JP4846128B2 Semiconductor device and a method of testing the same 有权
公开(公告)号：JP4846128B2
公开(公告)日：2011-12-28
申请号：JP2001212491
申请日：2001-07-12
申请人：ルネサスエレクトロニクス株式会社
发明人：亮一高木
IPC分类号： G01R31/28 , G01R31/3185 , H01L21/822 , H01L27/04
CPC分类号： G01R31/318552 , G01R31/318566 , G01R31/318572

7. 发明专利

JP4815326B2 Timing failure improving apparatus of the integrated circuit, as well as timing failure diagnostic apparatus and method for an integrated circuit, and an integrated circuit 有权
公开(公告)号：JP4815326B2
公开(公告)日：2011-11-16
申请号：JP2006295943
申请日：2006-10-31
申请人：富士通株式会社
发明人：禎彦薩川
IPC分类号： G01R31/28 , G01R31/3183 , H01L21/822 , H01L27/04
CPC分类号： G06F11/27 , G01R31/318552 , G01R31/318566 , G01R31/318594

8. 发明专利

JP3904737B2 Semiconductor device and a method of manufacturing the same 有权
公开(公告)号：JP3904737B2
公开(公告)日：2007-04-11
申请号：JP23174098
申请日：1998-08-18
申请人：株式会社ルネサステクノロジ
发明人：香織森
IPC分类号： G01R31/28 , G01R31/3185 , H01L21/822 , H01L23/50 , H01L27/04
CPC分类号： H01L23/50 , G01R31/318566 , G01R31/318572 , H01L2924/0002 , H01L2924/00

9. 发明专利

JP2007506267A System and method for testing and configuration of the semiconductor functional circuit 有权
公开(公告)号：JP2007506267A
公开(公告)日：2007-03-15
申请号：JP2006526417
申请日：2004-09-13
申请人：エヌヴィディアコーポレイション
发明人：ダイク，ジェームス，エムヴァン , マイケル，ビーダイアモンド， , シーン，ジェイトレイチラー， , マイケル，ビーナジー， , ジョン，エスモントリュム，
IPC分类号： H01L21/02 , G01M19/00 , G01R31/26 , G01R31/3185 , G06F11/00 , G06F11/22 , G06F11/267 , G06F17/50 , G06F19/00 , G09G5/02 , H01L21/66 , H01L21/822 , H01L27/04
CPC分类号： G01R31/318544 , G01R31/31704 , G01R31/3185 , G01R31/318566 , G06F11/22 , G06F11/2289 , G06F11/267
摘要：集積回路において機能要素の構成を可能にするためのシステムおよび方法が開示される。本発明のシステムおよび方法が、製造欠陥、柔軟性特性、性能要求、およびシステムの健全性（例えば、適切に動作する要素の数）を含む種々の要因に基づいて、集積回路ダイの機能要素の動作特性を柔軟に変更し得る。様々なレベルの構成抽象化および要素組織化（例えば、トポロジーインバージョン解析）で、機能要素動作挙動がテストおよび解析される。テストおよび解析は、多数の機能要素で並列に実行され得る。様々なレベルの粒度および実時間で、グラフィカルユーザインタフェース（ＧＵＩ）に機能要素構成関連の情報が提示される。グラフィカルユーザインタフェースは、フェイルパターンの認識、生産テストの調整、およびフィールド構成アルゴリズムの調節においてユーザの相互作用を容易にし得る。また、テストおよび解析情報は、種々の使いやすいデータベース形式で組織化され得る。

10. 发明专利

JP3686445B2 Interconnection test method that has been enhanced by the use of a substrate topology data 失效
公开(公告)号：JP3686445B2
公开(公告)日：2005-08-24
申请号：JP4181295
申请日：1995-03-01
申请人：アジレント・テクノロジーズ・インクAgilent Technologies, Inc.
发明人：ケネス・イー・ポッセ , ケネス・ピー・パーカー
IPC分类号： G01R31/02 , G01R31/28 , G01R31/3183 , G01R31/3185 , G06F11/22
CPC分类号： G01R31/318561 , G01R31/318307 , G01R31/318538 , G01R31/31855 , G01R31/318566 , G06F11/2273
摘要： A method for generating improved detection and diagnostic test patterns and for improving the diagnostic resolution of interconnect testing of a circuit is based on the premise that short-circuits are most likely to result from solder bridges between closely adjacent pins. In a first embodiment, an optimal boundary-scan test pattern is generated. In a second embodiment, boundary-scan test diagnosis is enhanced. In a third embodiment, diagnosis of unpowered short-circuit testing is enhanced.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式