专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2012169564A Wafer level package, chip size package device, and method of manufacturing wafer level package 有权
标题翻译： WAFER LEVEL PACKAGE，CHIP SIZE PACKAGE DEVICE，AND METHOD OF MANUFACTURING WAFER LEVEL PACKAGE
公开(公告)号：JP2012169564A
公开(公告)日：2012-09-06
申请号：JP2011031328
申请日：2011-02-16
申请人： Omron Corp , オムロン株式会社
发明人： OKUNO TOSHIAKI , INOUE KATSUYUKI , FUJIWARA TAKASHI , SEKI TOMONORI
IPC分类号： H01L23/02 , H01L23/06
CPC分类号： H01L21/78 , B81C1/00269 , B81C1/00873 , B81C2203/019 , H01L21/50 , H01L23/10 , H01L24/03 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L24/94 , H01L2224/0345 , H01L2224/03462 , H01L2224/04026 , H01L2224/05551 , H01L2224/05552 , H01L2224/05554 , H01L2224/05555 , H01L2224/05557 , H01L2224/2745 , H01L2224/27462 , H01L2224/29005 , H01L2224/29007 , H01L2224/29011 , H01L2224/29012 , H01L2224/29013 , H01L2224/29014 , H01L2224/29082 , H01L2224/29083 , H01L2224/29099 , H01L2224/2919 , H01L2224/3201 , H01L2224/32225 , H01L2224/83101 , H01L2224/83801 , H01L2224/8385 , H01L2224/94 , H01L2924/0002 , H01L2924/1461 , H01L2924/163 , H01L2924/351 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/83 , H01L2224/27 , H01L2224/03 , H01L2924/00014
摘要： PROBLEM TO BE SOLVED: To provide a wafer level package, a chip size package device, and a method of manufacturing a wafer level package capable of avoiding generation of cracks of a sealing frame at dicing, and suppressing generation of peeling in a wafer even through high-temperature processing after wet processing and liquid cleaning.SOLUTION: There are provided a base wafer 22 on which a plurality of semiconductor chips 1 are mounted or formed in a plane, and a cover part wafer 23 opposed to the base wafer 22. The base wafer 22 and the cover part wafer 23 are bonded with interposing a frame-shaped sealing frame 4 sealing the periphery of the respective semiconductor chips 1 therebetween. A clearance 24 is formed between the sealing frames 4 in the respective semiconductor chips 1 adjacent to each other. A partial-coupling part 26 partially coupling both sealing frames 4 with each other is provided to the clearance 24 between the sealing frames 4 of the respective semiconductor chips 1 adjacent to each other.
摘要翻译：要解决的问题：提供晶片级封装，芯片尺寸封装器件和制造晶片级封装的方法，其能够在切割时避免产生密封框的裂纹，并且抑制在切割时产生剥离即使通过湿处理和液体清洗后的高温处理也可以生产晶圆。解决方案：提供了一个基板晶片22，多个半导体芯片1在其上安装或形成在一个平面中，以及覆盖部分晶片23与基底晶片22相对。基底晶片22和盖部分晶片将两个半导体芯片1的周边密封在一起的框状的密封框架4粘合。在彼此相邻的各个半导体芯片1中的密封框架4之间形成间隙24。在彼此相邻的各个半导体芯片1的密封框架4之间的间隙24处设置将两个密封框架4彼此部分地连接的局部联接部26。版权所有（C）2012，JPO＆INPIT

2. 发明专利

JP2016095143A 物理量センサー、物理量センサーの製造方法、電子機器および移動体审中-公开
标题翻译：物理量传感器，物理量传感器，电子设备和移动体的制造方法
公开(公告)号：JP2016095143A
公开(公告)日：2016-05-26
申请号：JP2014229559
申请日：2014-11-12
申请人：セイコーエプソン株式会社
发明人：紙透真一
IPC分类号： G01P15/125 , H01L29/84 , G01P15/08
CPC分类号： B81C1/00873 , B81C1/00269 , B81B2201/0235 , B81C2203/0118 , B81C2203/019 , B81C2203/031
摘要：【課題】歩留まりの低下が低減された信頼性の高い物理量センサー、この物理量センサーを容易に製造することができ、歩留まりの低下を低減することができる物理量センサーの製造方法、かかる物理用センサーを備えた電子機器および移動体を提供すること。【解決手段】物理量センサー1は、支持基板2と、支持基板2に搭載された加速度検出素子3と、支持基板2に接合され、加速度検出素子3を封止するための封止基板5と、を有し、封止基板5には、支持基板2との接合面531に隣接する切欠きが形成されており、切欠きには、封止基板5を構成する材料とは異なる材料で構成されている充填材7が設けられている。【選択図】図3
摘要翻译：要解决的问题：提供能够抑制产量降低的高可靠性物理量传感器，能够容易地制造物理量传感器同时抑制成品率降低的物理量传感器的制造方法，包括这种物理量的电子设备和移动体传感器。物理量传感器1包括：支撑基板2; 安装在支撑基板2上的加速度检测元件3; 以及封装基板5，其与用于封装加速度检测元件3的支撑基板2接合。封装基板5具有与支撑基板2相邻的接合面531形成的切口。该切口填充有填充物7 与形成封装衬底的材料不同的材料5.选择的图示：图3

3. 发明专利

JP2009090429A Processing method of micromachine device 审中-公开
标题翻译：微型装置的处理方法
公开(公告)号：JP2009090429A
公开(公告)日：2009-04-30
申请号：JP2007264690
申请日：2007-10-10
申请人： Disco Abrasive Syst Ltd , 株式会社ディスコ
发明人： SEKIYA KAZUMA
IPC分类号： B81C3/00 , H01L21/301
CPC分类号： H01L21/67092 , B81C1/00873
摘要： PROBLEM TO BE SOLVED: To provide a processing method of a micromachine device which splits a wafer without reducing a quality of the micromachine device. SOLUTION: The processing method includes a step of forming a cap wafer groove, a cap wafer joining step, a cap wafer polishing step, and a cutting step. The step of forming the cap wafer groove forms the split groove 31 with a depth corresponding to a finished thickness of a cap wafer, along a region corresponding to an electrode portion 222 of the micromachine device in one face of the cap wafer 3 to protect a surface of the functional wafer 2. The cap wafer joining step joins one face of the cap wafer in which the forming step of the cap wafer groove is performed, to a surface of the functional wafer, and both of the faces are joined to a circumference of a movable portion of the device. The cap wafer polishing step polishes the other face of the cap wafer joined to the surface of the functional wafer to produce the split groove. The cutting step cuts the functional wafer and the cap wafer in which the cap wafer polishing step is performed, along a street. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种在不降低微机械装置的质量的情况下分裂晶片的微机械装置的处理方法。解决方案：处理方法包括形成盖晶片槽，盖晶片接合步骤，盖晶片抛光步骤和切割步骤的步骤。形成盖晶片槽的步骤沿着与盖晶片3的一个面中的微机械装置的电极部分222对应的区域，形成具有对应于盖晶片的最终厚度的深度的分割槽31，以保护功能晶片2的表面。盖晶片接合步骤将盖晶片槽的形成步骤执行的盖晶片的一个表面连接到功能晶片的表面，并且两个表面连接到周边的装置的可移动部分。盖晶片抛光步骤抛光接合到功能晶片的表面的盖晶片的另一面以产生分裂槽。切割步骤沿着街道切割执行盖晶片抛光步骤的功能晶片和盖晶片。版权所有（C）2009，JPO＆INPIT

4. 发明专利

JP2007522680A The method of packaging and singulation of the wafer 有权
公开(公告)号：JP2007522680A
公开(公告)日：2007-08-09
申请号：JP2006553293
申请日：2005-02-09
申请人：ヒューレット−パッカードデベロップメントカンパニーエル.ピー.
发明人：ジョン，ブラッドレイ , チェン，チエン−フア , ラニグ，シャーロット , ワークマン，メリサ
IPC分类号： H01L23/02 , B81B7/00 , B81B7/04 , B81C1/00 , B81C3/00 , H01L21/301
CPC分类号： B81B7/0077 , B81C1/00873 , B81C2203/0118
摘要：複数のマイクロデバイス（24）を有するウェハ（122）をパッケージングし個片化する方法であって、この方法は、マルチリッド基板（136）の第１の面（150）上に形成され、交差部（158）及び非交差部（160）を有するトレンチ（156）を備えるマルチリッド基板（136）を設けることを含む。マルチリッド基板（136）は、トレンチパターン（154）の交差部（158）が少なくとも３つのマイクロデバイス（24）に隣接して延在するようにウェハ（122）に結合されている。マルチリッド基板（136）がウェハ（122）に結合される間に、マルチリッド基板（136）の、第２の面（152）とトレンチパターン（154）の間の部分が除去される。
【選択図】図６

5. 发明专利

JP2005347675A Method for manufacturing element having fine structure 审中-公开
标题翻译：制造精细结构元件的方法
公开(公告)号：JP2005347675A
公开(公告)日：2005-12-15
申请号：JP2004168221
申请日：2004-06-07
申请人： Fujitsu Ltd , 富士通株式会社
发明人： MATSUSHITA NAOHISA , FURUI JUICHI
IPC分类号： H01L21/301 , B29C37/00 , B81C1/00
CPC分类号： B81C1/00873
摘要： PROBLEM TO BE SOLVED: To make a dicing without causing damage to a fine structure and to take out a plurality of diced element together. SOLUTION: In the method for manufacturing an element having a fine structure, a plate-shaped component 10 having a fine structure on a surface is fixed on a chuck 24 by a holding component 26, a substance 36, whose state changes according to temperature variation, is applied on the surface of the holding component 10, the substance is solidified on the surface of the plate-shaped component by cooling the substance 36, the plate-shaped component 10 is diced to a plurality of elements in a state where the substance 36 is solidified, and the separated elements are discharged from the holding component. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：切割而不会造成精细结构的损坏并且将多个切割元件取出在一起。解决方案：在具有精细结构的元件的制造方法中，表面上具有微细结构的板状部件10通过保持部件26固定在卡盘24上，物质36的状态根据在保持部件10的表面上施加温度变化，通过冷却物质36将物质固化在板状部件的表面上，将板状部件10切割成多个状态的元件其中物质36固化，并且分离的元件从保持部件排出。版权所有（C）2006，JPO＆NCIPI

6. 发明专利

JP2018520521A チップ埋め込み技術を用いるオープンキャビティパッケージ审中-公开
公开(公告)号：JP2018520521A
公开(公告)日：2018-07-26
申请号：JP2018501849
申请日：2016-07-07
申请人：日本テキサス・インスツルメンツ株式会社 , テキサスインスツルメンツインコーポレイテッド
发明人：ジエマオ , ハウグエン , ルーグエン , アニンデヤポダー
IPC分类号： H01L23/29 , H01L23/31 , H01L21/56
CPC分类号： B81C1/00873 , B81B7/007 , B81B2201/0214 , B81B2201/0235 , B81B2201/0257 , B81B2201/0264 , B81B2201/0278 , B81B2201/0292 , B81B2201/047 , B81B2207/07 , B81B2207/098 , B81C1/00333 , B81C2201/0125 , B81C2201/0132 , B81C2201/0159 , B81C2201/0181 , B81C2201/0188 , B81C2203/0136 , H01L21/561 , H01L21/568 , H01L21/6836 , H01L23/3121 , H01L24/19 , H01L2221/68359 , H01L2224/04105 , H01L2224/96 , H01L2924/3511
摘要：パネルフォーマットのオープンキャビティ(110a)を備えるパッケージされた半導体デバイスを製造する方法の記載する例において、この方法は、平坦なパッド(230)及び対称的に置かれる垂直ピラー(231)を有する金属性ピースのパネルサイズのグリッドを接着性キャリアテープ上に置くこと、センサシステムを下向きに半導体チップ(101)をテープ上に取り付けること、チップとグリッドの間のギャップを充填するため低CTE絶縁性材料をラミネート及び薄化すること、テープを取り除くためアッセンブリを反転させること、アッセンブリフロント側をプラズマ洗浄し、アッセンブリにわたって均一な金属層をスパッタリング及びパターニングし、及び任意選択でアッセンブリのための再配線トレース及び拡張コンタクトパッドを形成するため金属層をめっきすること、パネル全体に絶縁性スティフナーをラミネートすること(212)、センサシステムにアクセスするためスティフナーにキャビティを開けること(213)、及び金属性ピースを切ることによりパッケージングされたデバイスをシンギュレートすること(214)を含む。

7. 发明专利

JP4744463B2 A method of manufacturing a semiconductor device 有权
公开(公告)号：JP4744463B2
公开(公告)日：2011-08-10
申请号：JP2007063373
申请日：2007-03-13
申请人： Okiセミコンダクタ宮崎株式会社 , Okiセミコンダクタ株式会社
发明人：和盛吉野
IPC分类号： H01L21/301 , B81B3/00 , B81C1/00 , B81C99/00
CPC分类号： B81C1/00873

8. 发明专利

JP4708366B2 The method of packaging and singulation of the wafer 有权
公开(公告)号：JP4708366B2
公开(公告)日：2011-06-22
申请号：JP2006553293
申请日：2005-02-09
申请人：サムスンエレクトロニクスカンパニーリミテッド
发明人：ジョン，ブラッドレイ , チェン，チエン−フア , ラニグ，シャーロット , ワークマン，メリサ
IPC分类号： H01L23/02 , B81B7/00 , B81C1/00 , H01L21/301
CPC分类号： B81B7/0077 , B81C1/00873 , B81C2203/0118

9. 发明专利

JP2008227152A Manufacturing method for semiconductor device 有权
标题翻译：半导体器件的制造方法
公开(公告)号：JP2008227152A
公开(公告)日：2008-09-25
申请号：JP2007063373
申请日：2007-03-13
申请人： Miyazaki Oki Electric Co Ltd , Oki Electric Ind Co Ltd , 宮崎沖電気株式会社 , 沖電気工業株式会社
发明人： YOSHINO KAZUMORI
IPC分类号： H01L21/301 , B81B3/00 , B81C99/00 , G01P15/12
CPC分类号： B81C1/00873
摘要： PROBLEM TO BE SOLVED: To solve a problem that individual piece segmentation of MEMS chips formed on an SOI substrate using a typical dicing machine generates chipping on an SOI layer, and generated chipping pieces get into a hollow structure of an MEMS product, causing faulty operation.
SOLUTION: For individual piece segmentation of an SOI substrate 100 where an active layer 101 is formed on one surface of a BOX layer 103 and a support substrate 102 is formed on the other surface, the method performs individual piece segmentation of the SOI substrate 100 through an etching step to remove only the active layer 101 by pre-etching a scribe line with a specified removal width A, and a step to cut a specified location on the support substrate 102 corresponding to the location where the active layer 101 is removed using a dicing machine with a blade width (cutting width B) smaller than the specified removal width A.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题为了解决使用典型的切割机在SOI衬底上形成的MEMS芯片的单个片段分割在SOI层上产生碎裂并产生碎片进入MEMS产品的中空结构的问题，导致操作错误。解决方案：对于SOI衬底100的单个片段分割，其中在另一个表面上形成在BOX层103的一个表面上的有源层101和支撑衬底102，该方法执行SOI的单独片段分割基板100，通过蚀刻步骤仅通过预定蚀刻具有指定去除宽度A的划线来去除有源层101;以及步骤，在支撑基板102上切割对应于有源层101的位置的指定位置使用具有小于指定去除宽度A的刀片宽度（切割宽度B）的切割机移除。版权所有（C）2008年，JPO＆INPIT

10. 发明专利

JP2006196588A Method of manufacturing micro-machine and electrostatic capacity type sensor 审中-公开
标题翻译：制造微机和静电容量型传感器的方法
公开(公告)号：JP2006196588A
公开(公告)日：2006-07-27
申请号：JP2005005218
申请日：2005-01-12
申请人： Matsushita Electric Ind Co Ltd , Nippon Hoso Kyokai , 日本放送協会 , 松下電器産業株式会社
发明人： GOTO MASAHIDE , IGUCHI YOSHINORI , TAJIMA TOSHIFUMI , TAKESHI HIROSHI
IPC分类号： H01L21/301 , B81C3/00
CPC分类号： B81C1/00873 , B81B2201/0257
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a micro-machine having an effect of dividing a semiconductor chip without damaging the semiconductor chip. SOLUTION: The method of manufacturing a silicon microphone device consists of a process in which a semiconductor substrate 11 is bonded on a semiconductor substrate 12 via an adhesive layer 13; a process in which an oxide film 14 is grown by thermal processing, and this oxide film 14 is processed by a photolithography technique to form an etching mask; a process in which the etching mask formed by the oxide film 14 is used to form a diaphragm 15, a rear surface plate 16, and a frame 17; a process in which the adhesive layer 13 is etched using the rear surface plate 16 as an etching mask to form a gap 19; and a process in which a metallic film is evaporated from the rear surface plate 16 side to form an electrode terminal 20. In this way, the frame 17 can prevent the rear surface plate 16 from being taken into an adhesion film when the adhesion film is stuck on both surfaces to divide the substrate into chips by dicing. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供一种具有分割半导体芯片而不损坏半导体芯片的效果的微机的制造方法。解决方案：制造硅麦克风装置的方法包括其中半导体衬底11经由粘合剂层13接合在半导体衬底12上的工艺; 通过热处理生长氧化膜14的工序，通过光刻技术对该氧化膜14进行处理，形成蚀刻掩模; 使用由氧化膜14形成的蚀刻掩模来形成隔膜15，后表面板16和框架17的工艺; 使用后表面板16作为蚀刻掩模来蚀刻粘合剂层13以形成间隙19的工艺; 以及从背面板16侧蒸发金属膜而形成电极端子20的工序。这样，当粘合膜为粘合膜时，框架17能够防止后表面板16被吸入粘附膜粘贴在两个表面上，通过切割将基底分成芯片。版权所有（C）2006，JPO＆NCIPI

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式