专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP4082913B2 Memory system 有权
标题翻译：空值
公开(公告)号：JP4082913B2
公开(公告)日：2008-04-30
申请号：JP2002030191
申请日：2002-02-07
申请人：株式会社ルネサステクノロジ
发明人：靖宏中村 , 郁夫原 , 茂雅塩田 , 啓之後藤 , 洋文澁谷
IPC分类号： G06F12/00 , G06F3/08 , G06F13/16 , G06F13/38 , G11C7/10
CPC分类号： G06F12/0246 , G06F13/161 , G06F13/1673 , G06F2212/7206 , G11C7/1006
摘要： A memory system is provided which contributes to improvement in efficiency of a data process accompanying a memory access. A memory system has a rewritable nonvolatile memory, a buffer memory, and a controller. The controller controls, in response to an access request from an external apparatus, first data transfer between the controller and the external apparatus, second data transfer between the controller and the nonvolatile memory, and third data transfer between the controller and the buffer memory, controls transfer from the controller to the buffer memory in the third data transfer and transfer from the buffer memory to the controller in a time sharing manner, and enables the first data transfer or the second data transfer to be performed in parallel with the transfer carried out in the time sharing manner.
摘要翻译：本发明提供了一种有助于提高伴随存储器访问的数据处理的效率的存储器系统。存储器系统具有可重写非易失性存储器，缓冲存储器和控制器。控制器响应于来自外部设备的访问请求控制控制器和外部设备之间的第一数据传输，控制器和非易失性存储器之间的第二数据传输以及控制器和缓冲存储器之间的第三数据传送，控制在第三次数据传送中从控制器传送到缓冲存储器，并以时间共享的方式从缓冲存储器传输到控制器，并且能够与第一次数据传送或第二数据传输并行执行时间分享的方式。

2. 发明专利

JPWO2007141999A1 半導体装置审中-公开
公开(公告)号：JPWO2007141999A1
公开(公告)日：2009-10-22
申请号：JP2008520474
申请日：2007-05-16
申请人：株式会社ルネサステクノロジ
发明人：裕孝西沢 , 裕孝西沢 , 大迫　潤一郎 , 潤一郎大迫 , 稔篠原 , 稔篠原 , 和田　環 , 環和田 , 片山　国弘 , 国弘片山 , 茂雅塩田 , 茂雅塩田
IPC分类号： G06K19/07
CPC分类号： G06K19/077 , G06K19/0719 , G06K19/072
摘要：第2マイクロコンピュータ(113)の制御で選択可能な動作モードを有する。第1モードでは、メモリカードインタフェース端子からのメモリカードコマンドに応答するメモリコントローラ(105)の動作とICカードインタフェース端子からのICカードコマンドに応答する第1マイクロコンピュータ(106)の動作とを別々に行う。第2モードでは、ICカードインタフェース端子からのICカードコマンドに応答して第1マイクロコンピュータが動作する。第3モードでは、ICカードインタフェース端子からの未定義ICカードコマンドに応答してメモリコントローラ及び第1マイクロコンピュータが動作する。第4モードでは、メモリカードインタフェース端子からのメモリカードコマンドに応答してメモリコントローラ及び第1マイクロコンピュータが動作する。ICカード機能とメモリカード機能を有する半導体装置の利便性が向上される。

3. 发明专利

JP4073799B2 Memory system 有权
公开(公告)号：JP4073799B2
公开(公告)日：2008-04-09
申请号：JP2003030292
申请日：2003-02-07
申请人：株式会社ルネサステクノロジ
发明人：欣史三谷 , 郁夫原 , 茂雅塩田 , 啓之後藤 , 洋文澁谷
IPC分类号： G06F12/16 , G06F12/00 , G11C16/34 , G11C29/00
CPC分类号： G11C16/349
摘要： A memory system permitting a number of alternative memory blocks to be made ready in order to extend the rewritable life and thereby contributing to enhanced reliability of information storage is to be provided. The memory system is provided with a nonvolatile memory having a plurality of data blocks in predetermined physical address units and a controller for controlling the nonvolatile memory in response to an access request from outside. Each of the data blocks has areas for holding a rewrite count and error check information regarding each data area. The controller, in a read operation on the nonvolatile memory, checks for any error in the area subject to the read according to error check information and, when there is any error, if the rewrite count is greater than a predetermined value, will replace the pertinent data block with another data block or if it is not greater, correct data in the data block pertaining to the error.

4. 发明专利

JP4059472B2 Memory card and memory controller 有权
公开(公告)号：JP4059472B2
公开(公告)日：2008-03-12
申请号：JP2001241929
申请日：2001-08-09
申请人：株式会社ルネサステクノロジ
发明人：靖宏中村 , 茂雅塩田 , 啓之後藤 , 洋文渋谷 , 隆之田村
IPC分类号： G06F12/16 , G06F11/10 , G06K19/07 , G11C7/00 , G11C29/00 , H03M13/00
CPC分类号： G06F11/1068

5. 发明专利

JP3741535B2 Nonvolatile storage 失效
公开(公告)号：JP3741535B2
公开(公告)日：2006-02-01
申请号：JP10614598
申请日：1998-04-16
申请人：株式会社ルネサステクノロジ , 株式会社日立ケーイーシステムズ , 株式会社日立超エル・エス・アイ・システムズ
发明人：一男中村 , 茂雅塩田 , 誠小畠 , 謙三松村 , 国弘片山 , 隆之田村 , 隆菊池 , 猛鈴木
IPC分类号： G06F12/16 , G11C16/02

6. 发明专利

JP3614173B2 Semiconductor memory device equipped with a partial failure memory 失效
公开(公告)号：JP3614173B2
公开(公告)日：2005-01-26
申请号：JP53077897
申请日：1996-11-29
申请人：株式会社ルネサステクノロジ
发明人：清井上 , 理之内藤 , 茂雅塩田 , 国弘片山 , 仁志綿谷
IPC分类号： G06F11/20 , G11C7/00 , G11C11/34 , G11C16/06 , G11C29/00 , H04L12/28 , G06F12/16
CPC分类号： G11C16/349 , G11C29/76 , G11C29/88

7. 发明专利

JP4173642B2 Data writing method of the memory card 有权
公开(公告)号：JP4173642B2
公开(公告)日：2008-10-29
申请号：JP2000601529
申请日：2000-02-15
申请人：株式会社ルネサステクノロジ
发明人：学井上 , 茂雅塩田 , 由一郎大貫 , 謙三松村 , 洋介湯川 , 敦白石 , 猛鈴木
IPC分类号： G06F12/00 , G06F3/06 , G06F12/02 , G06K19/07 , G11C16/06 , G11C16/16
CPC分类号： G06F12/0246 , G06F3/0616 , G06F3/064 , G06F3/0679 , G11C16/16

8. 发明专利

JP4110000B2 Storage device 有权
公开(公告)号：JP4110000B2
公开(公告)日：2008-07-02
申请号：JP2003018296
申请日：2003-01-28
申请人：株式会社ルネサステクノロジ
发明人：洋文 ▲渋▼谷 , 郁夫原 , 茂雅塩田 , 啓之後藤
IPC分类号： G06F12/16 , G06F3/06 , G06F12/00 , G06K17/00 , G11C29/00 , H02H3/05
CPC分类号： G06F11/1666 , G06F11/004 , G06F11/20 , G06F11/2053 , G11C16/04 , G11C29/44 , G11C29/4401 , G11C29/76 , G11C2029/0407 , G11C2029/0409 , G11C2229/723

9. 发明专利

JP3782840B2 External storage device and a memory access control method thereof 失效
公开(公告)号：JP3782840B2
公开(公告)日：2006-06-07
申请号：JP17907595
申请日：1995-07-14
申请人：株式会社ルネサステクノロジ
发明人：理之内藤 , 茂雅塩田 , 国弘片山 , 隆之田村
IPC分类号： G06F11/10 , G06F12/16 , G06F3/06
CPC分类号： G06F11/1008
摘要： High speed memory access and transparent error detection and correction using a single error correcting means are obtained. A host computer writes (2N-1)th (odd-numbered) sector data in one of the first memory and second memory (e.g., constituted by one or more memories) and 2N-th (even-numbered) sector data in the other of the first and second memory. Accordingly, (2N-1)th sector data can be read out from one of the first memory and second memory to the host computer, and at the same time (i.e., simultaneously), 2N-th sector data (i.e., next sector data to be read by the host computer) can be read out from the other of the first memory and second memory and error detection and correction can be performed in the error correcting means. Also, during a next cycle, the 2N-th (even-numbered) sector data read out from one of the first memory and second memory can be outputted to the host computer, and at the same time (i.e., simultaneously), error detection and error correction of the (2N+1)th sector data (next sector data to be read by the host computer) read out from one of the first computer and second computer can be performed in the error correcting means. Consequently, the host computer always reads sector data, and at the same time, error detection and the error correction for a next sector data are simultaneously performed thereby the time required for error detection and error correction can be reduced apparently (i.e., made transparent to the host computer 2) and memory access can be obtained.

10. 发明专利

JP4299558B2 Information storage device and information processing system 有权
公开(公告)号：JP4299558B2
公开(公告)日：2009-07-22
申请号：JP2003072130
申请日：2003-03-17
申请人：株式会社ルネサステクノロジ
发明人：欣史三谷 , 郁夫原 , 茂雅塩田 , 啓之後藤 , 洋文澁谷
IPC分类号： G06F12/16 , G06F3/06 , G06F11/10 , G06K17/00 , G07F7/10 , G11B20/18
CPC分类号： G07F7/084 , G06F11/1044 , G06Q20/341 , G07F7/1008

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式