专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP3741535B2 Nonvolatile storage 失效
公开(公告)号：JP3741535B2
公开(公告)日：2006-02-01
申请号：JP10614598
申请日：1998-04-16
申请人：株式会社ルネサステクノロジ , 株式会社日立ケーイーシステムズ , 株式会社日立超エル・エス・アイ・システムズ
发明人：一男中村 , 茂雅塩田 , 誠小畠 , 謙三松村 , 国弘片山 , 隆之田村 , 隆菊池 , 猛鈴木
IPC分类号： G06F12/16 , G11C16/02

2. 发明专利

JP4213045B2 Nonvolatile storage 有权
公开(公告)号：JP4213045B2
公开(公告)日：2009-01-21
申请号：JP2003582774
申请日：2002-11-15
申请人：株式会社ルネサステクノロジ , 株式会社日立超エル・エス・アイ・システムズ
发明人：敬一吉田 , 崇史堀井 , 謙松原 , 隆之田村 , 友之藤沢 , 敦史野副 , 賢順高瀬
IPC分类号： G11C16/02 , G06F12/00 , G06F12/02 , G06F12/08 , G06F13/00 , G11C16/06 , G11C16/10 , G11C16/26
CPC分类号： G06F12/0246 , G06F12/0893 , G06F2212/2022 , G06F2212/7203 , G11C16/06 , G11C16/10 , G11C16/26 , G11C2216/22

3. 发明专利

JPWO2003085676A1 不揮発性記憶装置有权
公开(公告)号：JPWO2003085676A1
公开(公告)日：2005-08-11
申请号：JP2003582774
申请日：2002-11-15
申请人：株式会社ルネサステクノロジ , 株式会社日立超エル・エス・アイ・システムズ
发明人：高瀬　賢順 , 賢順高瀬 , 敬一吉田 , 敬一吉田 , 崇史堀井 , 崇史堀井 , 敦史野副 , 敦史野副 , 田村　隆之 , 隆之田村 , 友之藤沢 , 友之藤沢 , 謙松原 , 謙松原
IPC分类号： G11C16/02 , G06F12/00 , G06F12/02 , G06F12/08 , G06F13/00 , G11C16/06 , G11C16/10 , G11C16/26
CPC分类号： G06F12/0246 , G06F12/0893 , G06F2212/2022 , G06F2212/7203 , G11C16/06 , G11C16/10 , G11C16/26 , G11C2216/22
摘要：不揮発性記憶装置(1)は、不揮発性メモリ部(MARY0〜MARY3)、バッファ部(BMRY0〜BMRY3)、及び制御部(CNT)を有し、前記制御部は、外部と前記バッファ部との間の第1アクセス処理と、前記不揮発性メモリ部と前記バッファ部との間の第2アクセス処理とを、それぞれ別々に外部から指示を受けて制御可能である。前記制御部は、前記不揮発性メモリ部及びバッファ部をそれぞれ外部からの指示に従って独立にアクセス制御可能であるから、不揮発性メモリ部の消去動作に並行してバッファ部に次の書き込みデータをセットアップしたり、バッファ部に一旦読み出された記憶情報を外部からの指示に従ってキャッシュメモリ動作の如く高速に出力させたりすることが可能になる。これによって、不揮発性記憶装置に対するデータ読み出しや書き込みのためのデータ転送のオーバーヘッドが低減する。

4. 发明专利

JP3979486B2 Non-volatile memory device and a data storage method 有权
公开(公告)号：JP3979486B2
公开(公告)日：2007-09-19
申请号：JP2001276000
申请日：2001-09-12
申请人：株式会社ルネサステクノロジ
发明人：淳史四方 , 健司小堺 , 信介浅利 , 隆之田村 , 賢樹金森
IPC分类号： G06F12/00 , G11C16/02 , G06F12/06 , G06K19/07 , G11C16/10
CPC分类号： G11C16/10 , G11C2207/229

5. 发明专利

JP3602294B2 Semiconductor memory and information storage device 失效
公开(公告)号：JP3602294B2
公开(公告)日：2004-12-15
申请号：JP13901997
申请日：1997-05-28
申请人：株式会社ルネサステクノロジ
发明人：清井上 , 国弘片山 , 隆之田村
IPC分类号： G11C16/02 , G11C11/56
CPC分类号： G11C16/28 , G11C11/5621 , G11C11/5628 , G11C11/5642 , G11C16/10 , G11C16/30 , G11C2211/5621 , G11C2211/5632 , G11C2211/5634 , G11C2211/5641 , G11C2211/5642

6. 发明专利

JP4442771B2 Storage device and a controller 有权
公开(公告)号：JP4442771B2
公开(公告)日：2010-03-31
申请号：JP2006548639
申请日：2004-12-22
申请人：株式会社ルネサステクノロジ
发明人：郁夫原 , 国弘片山 , 隆之田村 , 清志紙屋
IPC分类号： G06F12/16 , G06F12/00 , G06F12/02 , G06K19/07 , G11C16/02
CPC分类号： G11C16/349 , G06F12/0246 , G11C16/3427

7. 发明专利

JP3942807B2 Block alignment function with a semiconductor memory device 有权
公开(公告)号：JP3942807B2
公开(公告)日：2007-07-11
申请号：JP2000169289
申请日：2000-06-06
申请人：株式会社ルネサステクノロジ
发明人：和則古沢 , 富久幡野 , 永雅水島 , 国弘片山 , 隆之田村
IPC分类号： G06F12/00 , G06F3/06 , G06F12/02 , G06F12/04 , G11C8/00 , G11C16/34 , H01L31/0336
CPC分类号： G06F3/0601 , G06F12/0246 , G06F12/04 , G06F2003/0694 , G11C16/349

8. 发明专利

JP3937214B2 Storage device for recording the error correction number of times 有权
公开(公告)号：JP3937214B2
公开(公告)日：2007-06-27
申请号：JP2001525530
申请日：2000-09-14
申请人：株式会社ルネサステクノロジ
发明人：淳史四方 , 雄介城野 , 国弘片山 , 隆之田村 , 賢樹金森
IPC分类号： G06F12/16 , G06F11/10 , G06F11/20 , G11C16/06 , G11C29/04
CPC分类号： G06F11/1666 , G06F11/1008 , G06F11/1048 , G06F11/1068 , G06F2201/88 , G11C29/42 , G11C29/76 , G11C2029/0411 , G11C2029/1208
摘要： A semiconductor storage device that determines the cause of an error at the time of the error correction of data read out from a non-volatile semiconductor memory, on the basis of a previously recorded error correction count, and selects a data refresh processing or a substitute processing to perform. When the error is detected, the corrected data is rewritten back for preventing reoccurrence of error due to accidental cause. If it is determined that the reoccurrence frequency of the error is high and the error is due to degradation of the storage medium, based on the error correction count, the substitute processing is performed.

9. 发明专利

JP3550293B2 Data rewriting method of high-speed rewritable storage device and the storage device using the non-volatile memory 失效
公开(公告)号：JP3550293B2
公开(公告)日：2004-08-04
申请号：JP35984097
申请日：1997-12-26
申请人：株式会社ルネサステクノロジ
发明人：隆戸塚 , 国弘片山 , 隆之田村 , 仁志綿谷
IPC分类号： G11C16/02 , G06F3/06 , G06F12/00 , G06F12/06
摘要： PROBLEM TO BE SOLVED: To reduce a rewrite time by executing a deleting operation of other memory blocks to be rewritten in next in parallel with writing operation into a certain memory block when plural consecutive data blocks are rewritten. SOLUTION: When it is confirmed that a writing data block D2 into a memory block 320 ended normally, a transfer processing 41 for transferring the data block D3 a buffer memory is executed (processing 10), and a transfer processing 43 for transferring the data D3 to a block 311 of a first rewritable nonvolatile memory (processing 11) and a write processing 44 (processing 12) for successively writing this data D3 into the memory block 311 are successively executed. A similar processing (processing 13-) are executed on the processing for rewriting a fourth data block D4 into a memory block 321. Hereafter, contents of memory blocks are sequentially rewritten. And, it is possible to execute an erase processing 42 in parallel with the write processing 44.

10. 发明专利

JP3782840B2 External storage device and a memory access control method thereof 失效
公开(公告)号：JP3782840B2
公开(公告)日：2006-06-07
申请号：JP17907595
申请日：1995-07-14
申请人：株式会社ルネサステクノロジ
发明人：理之内藤 , 茂雅塩田 , 国弘片山 , 隆之田村
IPC分类号： G06F11/10 , G06F12/16 , G06F3/06
CPC分类号： G06F11/1008
摘要： High speed memory access and transparent error detection and correction using a single error correcting means are obtained. A host computer writes (2N-1)th (odd-numbered) sector data in one of the first memory and second memory (e.g., constituted by one or more memories) and 2N-th (even-numbered) sector data in the other of the first and second memory. Accordingly, (2N-1)th sector data can be read out from one of the first memory and second memory to the host computer, and at the same time (i.e., simultaneously), 2N-th sector data (i.e., next sector data to be read by the host computer) can be read out from the other of the first memory and second memory and error detection and correction can be performed in the error correcting means. Also, during a next cycle, the 2N-th (even-numbered) sector data read out from one of the first memory and second memory can be outputted to the host computer, and at the same time (i.e., simultaneously), error detection and error correction of the (2N+1)th sector data (next sector data to be read by the host computer) read out from one of the first computer and second computer can be performed in the error correcting means. Consequently, the host computer always reads sector data, and at the same time, error detection and the error correction for a next sector data are simultaneously performed thereby the time required for error detection and error correction can be reduced apparently (i.e., made transparent to the host computer 2) and memory access can be obtained.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式