会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 半導体集積回路装置
    • 半导体集成电路设备
    • JP2015233296A
    • 2015-12-24
    • JP2015139463
    • 2015-07-13
    • ルネサスエレクトロニクス株式会社
    • 松浦 達治中根 秀夫笠原 真澄氏家 隆一木村 圭助大島 俊
    • H03M1/12H03M1/10
    • 【課題】デジタル補正処理を行うことで、入力されたアナログ信号をデジタル信号に変換処理するAD変換器を持つ半導体集積回路装置の小面積化を図る。 【解決手段】第一及び第二AD変換器を有する半導体集積回路装置である。第一モードにおいては、第一及び第二AD変換器に共通に第一テスト信号が入力されて、第一AD変換器のための第一補正係数と第二AD変換器のための第二補正係数とが算出される。第二モードにおいては、第一AD変換器が第一補正係数を用いて第一デジタル補正処理を行うことで第一アナログ信号を第一デジタル信号にAD変換処理し、第二AD変換器が第二補正係数を用いて第二デジタル補正処理を行うことで第二アナログ信号を第二デジタル信号にAD変換処理する。 【選択図】図5
    • 要解决的问题:通过执行数字校正处理,减少包括对所输入的模拟信号进行转换处理的A / D转换器的半导体集成电路装置的面积。解决方案:半导体集成电路装置包括第一和 第二个A / D转换器。 在第一模式中,第一测试信号被共同输入到第一和第二A / D转换器,并且计算第一A / D转换器的第一校正系数和第二A / D转换器的第二校正系数。 在第二模式中,第一A / D转换器使用第一校正系数执行第一数字校正处理,从而对第一模拟信号进行A / D转换处理为第一数字信号,第二A / D转换器执行第二数字 使用第二校正系数的校正处理,从而对第二模拟信号进行A / D转换处理成第二数字信号。
    • 5. 发明专利
    • 半導体装置
    • 半导体器件
    • JP2016012760A
    • 2016-01-21
    • JP2014132263
    • 2014-06-27
    • ルネサスエレクトロニクス株式会社
    • 山本 崇也中根 秀夫木村 圭助奥田 裕一大島 俊
    • H03M1/10
    • H03M1/002H03M1/0609H03M1/1009H03M1/1038H03M1/462H03M1/468H03M1/0639H03M1/124H03M1/145H03M1/38
    • 【課題】高精度のキャリブレーションを低電力、及び低面積で実現することができる半導体装置を提供する。 【解決手段】本実施形態に係る半導体装置は、AD変換部2Aと、AD変換部2Aの入力側に接続され、AD変換部2Aの2周期以上のホールド期間を有するホールド信号生成回路150を備えている。ホールド信号生成回路150が、AD変換部2Aの入力側に接続された入力バッファ101と、入力バッファ101の入力及び出力に接続されたフィードバックキャパシタ102、103と、を備えたSC積分器160と、AD変換部2Aから出力される複数ビットの出力信号が第1及び第2のしきい値とを比較し、比較結果に応じてSC積分器160の極性を制御する制御信号を出力する論理回路120と、を備えている。 【選択図】図13
    • 要解决的问题:提供能够通过低功率和小面积实现高精度校准的半导体器件。解决方案:根据本实施例的半导体器件包括:AD转换部分2A; 以及保持信号生成电路150,其连接到AD转换部分2A的输入侧,并且具有两个周期长度的保持周期和更多的AD转换部分2A。 保持信号生成电路150包括:连接到AD转换部分2A的输入侧的输入缓冲器101; SC积分器160包括分别连接到输入缓冲器101的输入端和输出端的反馈电容器102,103; 以及逻辑电路120,用于将从AD转换部分2A输出的多个比特的输出信号与第一和第二阈值进行比较,并根据比较结果输出用于控制SC积分器160的极性的控制信号。
    • 6. 发明专利
    • A/D変換回路および半導体集積回路
    • A / D转换电路和半导体集成电路
    • JP2015128217A
    • 2015-07-09
    • JP2013272727
    • 2013-12-27
    • ルネサスエレクトロニクス株式会社
    • 木村 圭助奥田 裕一中根 秀夫山本 崇也
    • H03M1/10
    • H03M1/0634H03M1/002H03M1/0617H03M1/1009H03M1/1215H03M1/1225H03M1/12
    • 【課題】簡易な構成で面積等の増大を抑制することが可能なA/D変換回路を提供する。 【解決手段】アナログ入力信号をデジタル量に変換するA/D変換回路であって、アナログ入力信号を補正前デジタル値に変換するA/D変換部と、A/D変換部から出力された補正前デジタル値をデジタル補正する補正部とを含む。補正部は、A/D変換部から出力される補正前デジタル値の各ビットに対して各ビット毎に設けられた重み係数を乗じて加算した補正後デジタル値を出力する重み係数乗算部と、補正後デジタル値と補正後デジタル値の前後値とに基づき生成される誤差信号が最小となるように重み係数を探索する重み係数探索部とを含む。 【選択図】図1
    • 要解决的问题:提供一种可以通过简单的配置来抑制面积增加等的A / D转换电路。解决方案:用于将模拟输入信号转换为数字值的A / D转换电路包括:A / D转换部分,用于将模拟输入信号转换为未校正的数字量; 以及用于对从A / D转换部输出的未校正数字值进行数字校正的校正部。 校正部分包括权重系数乘法部分,用于输出通过将从A / D转换部分输出的未校正数字值的每一位乘以每个比特提供的加权系数和乘法结果相加而获得的校正数字值,以及 权重系数搜索部分,用于搜索权重系数,以便根据未校正的数字值和校正的数字值的前后校正值创建的误差信号最小化。
    • 8. 发明专利
    • 半導体装置及び故障検出方法
    • 该半导体装置和故障检测方法
    • JP2017038200A
    • 2017-02-16
    • JP2015157914
    • 2015-08-10
    • ルネサスエレクトロニクス株式会社
    • 奥田 裕一中根 秀夫山本 崇也木村 圭助大島 俊
    • H03M1/38H03M1/10
    • G01R31/3163
    • 【課題】アナログ回路を構成する素子の過度なばらつきを故障として検出することが可能な半導体装置及び故障検出方法を提供すること。 【解決手段】一実施の形態によれば、半導体装置1は、ADコンバータ11と、ADコンバータ11によって処理されるアナログ信号Ain、に対応するディジタル信号Doの誤差を補正するディジタルアシスト回路12と、ディジタルアシスト回路による補正量に基づいて、ADコンバータ11が故障しているか否かを検出する故障検出回路13と、を備える。それにより、半導体装置1は、ADコンバータ11を構成する素子の過度なばらつきを故障として検出することができる。 【選択図】図1
    • 提供一种半导体器件和能够检测过度变化在构成模拟电路元件的故障的故障检测方法。 甲根据一个实施例,半导体器件1包括:AD转换器11,数字辅助电路12用于校正数字信号的误差别对应于所述模拟信号AIN,由AD转换器11处理, 由数字辅助电路基于所述校正量包括用于检测AD转换器11是否发生故障时,故障检测电路13。 由此,半导体装置1可以在构成AD转换器11作为故障元件检测过度变化。 点域1