专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JPS5914831B2 JPS5914831B2 - 失效
公开(公告)号：JPS5914831B2
公开(公告)日：1984-04-06
申请号：JP1940380
申请日：1980-02-19
申请人： Fujitsu Ltd
发明人： HAGIMOTO MINORU , ICHIMURA MASAYOSHI , KASAHARA TAKAAKI , YAMAMOTO HIRONORI
IPC分类号： G11C17/00 , G11C17/14
CPC分类号： G11C17/14

62. 发明专利

JP6329882B2 アンチヒューズメモリおよび半導体記憶装置有权
公开(公告)号：JP6329882B2
公开(公告)日：2018-05-23
申请号：JP2014223792
申请日：2014-10-31
申请人：株式会社フローディア
发明人：谷口泰弘 , 品川裕 , 川嶋泰彦 , 葛西秀男 , 櫻井良多郎 , 奥山幸祐
IPC分类号： H01L27/10 , G11C17/18 , G11C17/06 , G11C17/16
CPC分类号： G11C17/14 , H01L27/10

63. 发明专利

JP5671162B2 メモリデバイスのための電源投入検出システム有权
标题翻译：电源接通检测系统用于存储器件
公开(公告)号：JP5671162B2
公开(公告)日：2015-02-18
申请号：JP2014002541
申请日：2014-01-09
申请人：シデンス・コーポレーション
发明人：ウロデック・クルジャノウィッズ
IPC分类号： G11C16/02 , G11C16/06 , G11C17/14
CPC分类号： G11C29/52 , G11C5/143 , G11C16/3454 , G11C16/3459 , G11C17/14 , G11C17/16 , G11C17/165 , G11C19/00 , G11C29/027 , G11C2029/0407

64. 发明专利

JP2014099239A Program verification method for otp (one-time programming) memory 有权
标题翻译： OTP（一次编程）存储器的程序验证方法
公开(公告)号：JP2014099239A
公开(公告)日：2014-05-29
申请号：JP2014002540
申请日：2014-01-09
申请人： Sidense Corp , シデンス・コーポレーション
发明人： WLODEK KURJANOWICZ
IPC分类号： G11C17/14 , G11C16/02 , G11C16/06
CPC分类号： G11C29/52 , G11C5/143 , G11C16/3454 , G11C16/3459 , G11C17/14 , G11C17/16 , G11C17/165 , G11C19/00 , G11C29/027 , G11C2029/0407
摘要： PROBLEM TO BE SOLVED: To provide a program verification method for an OTP (One-Time Programming) memory.SOLUTION: A master 310 and a slave latch circuit 312 of a double function data register can simultaneously store the words of two different data. In a program verifying operation, a master latch stores program data, and a slave latch receives and stores read data. The comparison logic of each register stage compares the data of both latches, and integrates the comparison result with the comparison result of the preceding register stage. The result of final one bit indicates the existence of at least one bit which has not been programmed. A shift operation is selectively started in the logical level in the low or high active state of a clock signal so that any data word can be continuously output in accordance with a clock.
摘要翻译：要解决的问题：提供OTP（一次性编程）存储器的程序验证方法。解决方案：双功能数据寄存器的主机310和从锁存电路312可以同时存储两个不同数据的字。在程序验证操作中，主锁存器存储程序数据，从锁存器接收并存储读数据。每个寄存器级的比较逻辑比较两个锁存器的数据，并将比较结果与前一个寄存器级的比较结果进行比较。最后一位的结果表示存在尚未编程的至少一个位。在时钟信号的低或高有效状态的逻辑电平中选择性地启动移位操作，使得可以根据时钟连续地输出任何数据字。

65. 发明专利

JP2012227421A Semiconductor storage device 审中-公开
标题翻译：半导体存储设备
公开(公告)号：JP2012227421A
公开(公告)日：2012-11-15
申请号：JP2011095027
申请日：2011-04-21
申请人： Elpida Memory Inc , エルピーダメモリ株式会社
发明人： NAGASE SHUICHI , NAGAMINE HISASHI
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： G11C5/025 , G11C17/14 , G11C17/143 , G11C29/785 , H01L23/5258 , H01L23/585 , H01L27/0207 , H01L27/10897 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To suppress a signal propagation time and a circuit size in a DRAM.SOLUTION: A fuse area 116 in which a fuse element 120 for storing an address of a defective memory cell is arranged is formed in a semiconductor storage device. A guard ring 118 is formed in the surroundings of the fuse area 116, and the guard ring 118 is covered with a passivation film 124. An opening part 126 is provided in the passivation film 124 on the fuse area 116. The guard ring 118 includes a first ring 134 of a first layer 128, a second ring 136 of a second layer 130, a third ring 138 of a third layer 132, a first connection ring 142 connecting the first ring 134 and the second ring 136 with each other, and a second connection ring 144 connecting the second ring 136 and the third ring 138 with each other. The first ring 134 is arranged inside the second ring 136 so that a non-formation area of the first ring 134 is secured under the second ring 136.
摘要翻译：要解决的问题：抑制DRAM中的信号传播时间和电路尺寸。解决方案：在半导体存储装置中形成有用于存储有缺陷存储单元的地址的熔丝元件120的保险丝区域116。保险圈118形成在保险丝区域116的周围，并且保护环118被钝化膜124覆盖。开口部分126设置在保险丝区域116上的钝化膜124中。保护环118包括第一层128的第一环134，第二层130的第二环136，第三层132的第三环138，将第一环134和第二环136彼此连接的第一连接环142，以及连接第二环136和第三环138的第二连接环144。第一环134布置在第二环136的内部，使得第一环134的非形成区域固定在第二环136的下方。（C）2013，JPO和INPIT

67. 发明专利

JP4982883B2 Storage device and the data output circuit 有权
公开(公告)号：JP4982883B2
公开(公告)日：2012-07-25
申请号：JP2006248904
申请日：2006-09-14
申请人：株式会社メガチップス
发明人：崇押切
IPC分类号： G06F12/06
CPC分类号： G06F12/02 , G11C17/14

68. 发明专利

JP2011097105A Method of manufacturing semiconductor device 有权
标题翻译：制造半导体器件的方法
公开(公告)号：JP2011097105A
公开(公告)日：2011-05-12
申请号：JP2011021718
申请日：2011-02-03
申请人： Semiconductor Energy Lab Co Ltd , 株式会社半導体エネルギー研究所
发明人： ABE HIROKO , IWAKI YUJI , YUGAWA MIKIO , YAMAZAKI SHUNPEI , ARAI YASUYUKI , SHIINA YASUKO , MORIYA YOSHITAKA
IPC分类号： H01L27/10 , G06K19/07 , G06K19/077 , H01L27/28 , H01L51/05
CPC分类号： G11C13/0014 , B82Y10/00 , G11C13/00 , G11C17/14 , G11C17/143 , G11C17/16 , H01L27/285 , H01L51/0051 , H01L51/0059
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor device having a storage circuit which is easily manufactured, and additionally recordable, and to provide a method of manufacturing the same. SOLUTION: The semiconductor device is provided which has a storage element having a simple structure in which an organic compound layer is sandwiched between a pair of conductive layers, and also the method is provided for manufacturing the same. Further, the semiconductor device having the storage circuit which is nonvolatile, easily manufactured, and additionally recordable and a method of manufacturing the same are provided. A semiconductor device has a plurality of field-effect transistors provided over an insulating layer and a plurality of storage elements provided over the plurality of field-effect transistors. Each of the plurality of field-effect transistors uses a single-crystal semiconductor layer as a channel portion and each of the plurality of storage elements is an element in which a first conductive layer, an organic compound layer, and a second conductive layer are stacked in order. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种具有易于制造和附加记录的存储电路的非易失性半导体器件，并提供其制造方法。解决方案：提供了一种具有简单结构的存储元件的半导体器件，其中有机化合物层夹在一对导电层之间，并且还提供了制造该方法。此外，提供具有非易失性，易于制造和附加记录的存储电路的半导体器件及其制造方法。半导体器件具有设置在绝缘层上的多个场效应晶体管和设置在多个场效应晶体管上的多个存储元件。多个场效应晶体管中的每一个使用单晶半导体层作为沟道部分，并且多个存储元件中的每一个是其中第一导电层，有机化合物层和第二导电层堆叠的元件为了。版权所有（C）2011，JPO＆INPIT

69. 发明专利

JP2011086845A Semiconductor memory device and rom generator 审中-公开
标题翻译：半导体存储器件和ROM发生器
公开(公告)号：JP2011086845A
公开(公告)日：2011-04-28
申请号：JP2009240072
申请日：2009-10-19
申请人： Toshiba Corp , 株式会社東芝
发明人： OBARA HIROHARU , HOJO TAKEHIKO
IPC分类号： H01L21/8246 , G11C16/02 , H01L27/112
CPC分类号： G11C17/14 , H01L27/0207 , H01L27/112 , H01L27/11226
摘要： PROBLEM TO BE SOLVED: To make it difficult to decode ROM data from the physical observation of a ROM chip.
SOLUTION: By changing connection places of connection routes used for storing data, while constituting a plurality of memory cells storing the same data, memory cells for memorizing different data are constituted.
COPYRIGHT: (C)2011,JPO&INPIT

70. 发明专利

JP2010514082A Dual function data register 有权
公开(公告)号：JP2010514082A
公开(公告)日：2010-04-30
申请号：JP2009541707
申请日：2007-12-20
申请人：シデンス・コーポレーション
发明人：ウロデック・クルジャノウィッズ
IPC分类号： G11C16/06 , G11C16/02 , G11C17/14
CPC分类号： G11C29/52 , G11C5/143 , G11C16/3454 , G11C16/3459 , G11C17/14 , G11C17/16 , G11C17/165 , G11C19/00 , G11C29/027 , G11C2029/0407
摘要：統合されたプログラム検証の機能性を有する二重機能データレジスタを提供する。二重機能データレジスタのマスタ及びスレーブラッチ回路は、２つの異なるデータのワードを同時に保存し得る。プログラム検証動作において、マスタラッチはプログラムデータを保存し、スレーブラッチは読み取りデータを受け取り保存する。各レジスタステージの比較ロジックは、双方のラッチのデータを比較し、比較結果を前段のレジスタステージの比較結果に統合する。最後の１ビットの結果は、プログラムされなかった少なくとも１ビットの存在を示す。各ステージ内の自動プログラム抑制ロジックは、首尾よくプログラムされたビットが次の再プログラムサイクルにおいて再プログラムされることを防止する。クロック信号のロウまたはハイのアクティブ状態の論理レベルにおいて、選択的にシフト動作を開始することで、いずれかのデータワードが連続してクロックに従い出力される。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式