专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2016199220A1 情報処理装置及びその制御方法审中-公开
公开(公告)号：JPWO2016199220A1
公开(公告)日：2018-05-24
申请号：JP2017522787
申请日：2015-06-09
申请人：株式会社日立製作所
发明人：奥山拓哉 , 山岡雅直 , 吉村地尋 , 林真人 , 赤井亮仁
IPC分类号： G06N99/00 , G06F15/173
CPC分类号： G06F7/00 , G06F15/173 , G06N99/00 , H01L27/10
摘要：【課題】安価かつ容易に製造でき、任意のイジングモデルの基底状態を探索可能な情報処理装置及びその制御方法を提案する。【解決手段】それぞれ1又は複数のスピンの値を保持し、スピン間の相互作用を模擬する複数の半導体チップと、必要な半導体チップ間をそれぞれ接続するチップ間配線と、各半導体チップに相互作用演算をそれぞれ実行させる制御部とを情報処理装置に設け、制御部が、問題のデータを、当該問題のイジングモデルの基底状態のスピン配列を変化させずに、複数の半導体チップにより表現可能な格子状のイジングモデルのデータに変換し、変換した格子状のイジングモデルのデータを分割して複数の半導体チップにそれぞれ割り当て、各半導体チップに相互作用演算をそれぞれ実行させるようにした。

2. 发明专利

JP2017118133A ３次元メモリアレイアーキテクチャ有权
公开(公告)号：JP2017118133A
公开(公告)日：2017-06-29
申请号：JP2017024616
申请日：2017-02-14
申请人：マイクロンテクノロジー, インク. , Micron Technology Inc , マイクロンテクノロジー, インク.
发明人： FEDERICO PIO
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L45/16 , H01L27/0688 , H01L27/10 , H01L27/101 , H01L27/2409 , H01L27/2427 , H01L27/249 , H01L29/41758 , H01L29/7827 , H01L45/06 , H01L45/1226 , H01L45/126 , H01L45/144 , H01L45/1683
摘要：【課題】3次元メモリアレイアーキテクチャを有する小型化されたメモリデバイスを提供する。【解決手段】3次元メモリアレイ568は、第1及び第2の方向に格子状に配置された複数のメモリセル構造体550と、第1の方向に波型に延在し、第1の列のメモリセル構造体のうち奇数番目のメモリセル構造体のそれぞれに電気的に接続し、偶数番目のメモリセル構造体のそれぞれ及び第1の列以外のメモリセル構造体とは電気的に接続しない第1のビット線BLk,Oと、第1の方向に波型に延在し、第1のビット線に隣接する、第1の列のメモリセル構造体のうち偶数番目のメモリセル構造体のそれぞれに電気的に接続し、奇数番目のメモリセル構造体のそれぞれ及び第1の列以外のメモリセル構造体とは電気的に接続しない第2のビット線BLk,Eと、を備える。【選択図】図5D

3. 发明专利

JP2017038023A 半導体集積回路装置の製造方法、および半導体集積回路装置有权
标题翻译：一种制造半导体集成电路器件的方法，和半导体集成电路装置
公开(公告)号：JP2017038023A
公开(公告)日：2017-02-16
申请号：JP2015159875
申请日：2015-08-13
申请人：株式会社フローディア
发明人：大和田福夫 , 谷口泰弘 , 川嶋泰彦 , 吉田信司 , 葛西秀男 , 櫻井良多郎 , 品川裕 , 奥山幸祐
IPC分类号： H01L27/10 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8234 , H01L27/088 , H01L27/115
CPC分类号： H01L21/8234 , H01L27/088 , H01L27/10 , H01L27/115 , H01L29/788 , H01L29/792
摘要：【課題】製造コストを低減できる半導体集積回路装置の製造方法、および半導体集積回路装置を提案する。【解決手段】製造過程において、独立して制御可能な第1選択ゲート電極G2a,G2bおよび第2選択ゲート電極G3a,G3bを形成する際、従来のメモリ回路領域だけを加工する専用フォトマスク工程に加えて、これとは別にさらに第1選択ゲート電極G2a,G2bと第2選択ゲート電極G3a,G3bとを電気的に分離させるための専用フォトマスク工程を余分に追加する必要がなく、その分、製造コストを低減できる。【選択図】図2
摘要翻译：一种制造半导体集成电路装置，其能够降低制造成本的建议的方法，和半导体集成电路装置。在制造过程中，可独立控制的第一选择栅电极的G 2a，群G2b和第二选择栅电极G3a在，形成所述G3B时，处理的专用光掩模步骤只有传统的存储器电路区此外，除了另外的第一选择栅极电极的G 2a这一点，群G2b和第二选择栅电极G3a在，G3B电额外不需要添加专门的光掩模工艺用于分离，相应地，制造成本可以降低。 .The

4. 发明专利

JP6059349B2 3次元メモリアレイアーキテクチャ有权
标题翻译：三维存储器阵列架构
公开(公告)号：JP6059349B2
公开(公告)日：2017-01-11
申请号：JP2015530120
申请日：2013-08-30
申请人：マイクロンテクノロジー, インク.
发明人：ピオ,フェデリコ
IPC分类号： H01L45/00 , H01L49/00 , H01L27/105
CPC分类号： H01L45/06 , H01L27/10 , H01L27/101 , H01L27/224 , H01L27/2427 , H01L27/249 , H01L45/04 , H01L45/1683 , H01L27/0688 , H01L45/1226 , H01L45/126 , H01L45/144

6. 发明专利

JP2015534720A ３次元メモリアレイアーキテクチャ有权
标题翻译：三维存储器阵列架构
公开(公告)号：JP2015534720A
公开(公告)日：2015-12-03
申请号：JP2015530113
申请日：2013-08-30
申请人：マイクロンテクノロジー, インク. , マイクロンテクノロジー, インク.
发明人：ピオ，フェデリコ
IPC分类号： H01L27/105 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： H01L45/16 , H01L27/0688 , H01L27/10 , H01L27/101 , H01L27/2409 , H01L27/2427 , H01L27/249 , H01L29/41758 , H01L29/7827 , H01L45/06 , H01L45/1226 , H01L45/126 , H01L45/144 , H01L45/1683
摘要： 3次元メモリアレイアーキテクチャおよびその形成方法が提供される。実施例のメモリアレイは、少なくとも絶縁材料により互いに分離された複数の階層に複数の第1の導電線を備える積層体と、複数の第1の導電線に実質的に直角に延びるように配置される少なくとも1本の導電延長部とを含み得る。記憶素子材料が、少なくとも1本の導電延長部の周囲に形成される。セル選択材料が、少なくとも1本の導電延長部の周囲に形成される。少なくとも1本の導電延長部、記憶素子材料、およびセル選択材料は、複数の第1の導電線の同一面上の対の間に位置する。【選択図】図6
摘要翻译：提供三维存储器阵列结构和形成方法。存储器阵列的例子是设置和层叠体，其包括多个第一导线成多个彼此通过至少一个绝缘材料分隔层，从而在垂直于基本上延伸到所述多个第一导电线其可包括至少一个导电的延伸。存储器元件材料围绕至少一个导电延伸部形成。小区选择材料围绕至少一个导电延伸部形成。至少一个导电延伸，存储元件的材料，和小区选择材料位于一对所述多个第一导电线的相同表面上之间。点域6

7. 发明专利

JP5756971B1 アンチヒューズメモリおよび半導体記憶装置有权
标题翻译：反熔丝存储器和半导体存储器件
公开(公告)号：JP5756971B1
公开(公告)日：2015-07-29
申请号：JP2014223793
申请日：2014-10-31
申请人：株式会社フローディア
发明人：谷口泰弘 , 葛西秀男 , 川嶋泰彦 , 櫻井良多郎 , 品川裕 , 奥山幸祐
IPC分类号： G11C17/06 , G11C16/02 , G11C16/06 , H01L27/10
CPC分类号： G11C16/02 , G11C16/06 , G11C17/06 , H01L27/10
摘要：【課題】従来よりも小型化を図り得るアンチヒューズメモリおよび半導体記憶装置を提案する。【解決手段】アンチヒューズメモリ2bでは、従来のような制御回路を用いずに、メモリゲート電極Gおよびワード線WL1の電圧値によって、メモリゲート電極Gからワード線WL1への電圧印加が逆方向バイアスの電圧となるような半導体接合構造の整流素子3を設け、当該整流素子3によってメモリゲート電極Gからワード線WL1への電圧印加を遮断するようにしたことから、従来のようなメモリキャパシタへの電圧印加を選択的に行うスイッチトランジスタや、スイッチトランジスタにオンオフ動作を行わせるためのスイッチ制御回路が不要になり、その分、小型化を図り得る。【選択図】図1
摘要翻译：提出反熔丝存储和半导体存储器设备以获得小型化比常规之一。所述的反熔丝存储器2b中，在不使用的控制电路，如常规的，存储器栅电极G的电压值和所述字线WL1，将电压施加反向偏压从存储器栅电极G到字线WL1 使得来自它具有由整流元件3设置成从存储器栅电极G施加电压切断到字线WL1，传统的这种存储电容器上的电压的半导体结结构的整流元件3的和施加电压有选择地将开关控制电路，用于执行开 - 关操作开关晶体管的开关晶体管是不需要的，其量可小型化。点域1

8. 发明专利

JP5476611B2 Semiconductor device 有权
公开(公告)号：JP5476611B2
公开(公告)日：2014-04-23
申请号：JP2011538241
申请日：2010-10-22
申请人：パナソニック株式会社
发明人：利昭川崎 , 泰宏縣 , 政則白濱 , 歳浩甲上 , 勝也荒井
IPC分类号： H01L27/04 , H01L21/82 , H01L21/822
CPC分类号： H01L27/0207 , G11C17/18 , H01L23/5256 , H01L27/0288 , H01L27/10 , H01L2924/0002 , H01L2924/00

9. 发明专利

JPWO2012014415A1 岩塩構造薄膜をシードとして用いた低抵抗かつ高効率のスピン注入素子审中-公开
公开(公告)号：JPWO2012014415A1
公开(公告)日：2013-09-12
申请号：JP2012526295
申请日：2011-07-22
申请人：株式会社日立製作所
发明人：洋輔黒崎 , 洋輔黒崎 , 早川　純 , 純早川
IPC分类号： H01L43/10 , G11B5/39 , H01L21/8246 , H01L27/105 , H01L29/82 , H01L43/08
CPC分类号： H01L27/10 , B82Y10/00 , B82Y25/00 , G11B5/3906 , G11B5/3909 , G11C11/161 , H01L27/228 , H01L43/08 , H01L43/10
摘要： Co, Fe, Ni及びBのうちから選んだ少なくとも一種を含有する体心立方構造の第1の強磁性膜と、第一の強磁性膜の上に設けられた第一のシード膜と、第一のシード膜の上に設けられた(100)配向した岩塩構造の酸化物の膜絶縁膜とを有するスピン注入素子。

10. 发明专利

JP5216876B2 Communication system and communication method 有权
公开(公告)号：JP5216876B2
公开(公告)日：2013-06-19
申请号：JP2011009521
申请日：2011-01-20
申请人：株式会社半導体エネルギー研究所
发明人：寛子安部 , 幹央湯川 , 亮二野村 , 哲史瀬尾 , 舜平山崎
IPC分类号： H01L27/10 , G11C13/00 , H01L27/105 , H01L29/786 , H01L45/00 , H01L49/00 , H01L51/05
CPC分类号： H01L27/10 , B82Y10/00 , G11C13/0004 , G11C13/0007 , G11C13/0014 , G11C17/16 , G11C2213/32 , G11C2213/77 , G11C2213/79 , H01L27/12 , H01L27/28 , H01L27/283 , H01L29/78645 , H01L51/0059
摘要： It is an object of the present invention to provide a semiconductor device having a memory circuit which is nonvolatile and able to be written additionally, an antenna which can be easily manufactured, and to provide a manufacturing method thereof. In addition, it is an object of the present invention to prevent unauthorized rewriting of information of a wireless chip and forgery of a wireless chip itself and to ensure a security of a wireless chip. In view of the foregoing, the present invention provides an IC tag in which information thereof is identified by wireless communication signal and also information of a memory in an IC tag (a memory which can not be rewritten) is identified by an optical reading device. A memory in an IC tag according to the present invention has an identification surface with which information can be identified by an optical reading device.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式