专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

JPS5763936A Phase-locked loop 失效
标题翻译：相锁环
公开(公告)号：JPS5763936A
公开(公告)日：1982-04-17
申请号：JP13936880
申请日：1980-10-07
申请人： General Res Obu Erekutoronitsukusu:Kk
发明人： KOYAMA SEIJI
IPC分类号： H03L7/18 , H03L7/187 , H03L7/189
CPC分类号： H03L7/189 , H03L2207/06
摘要： PURPOSE:To obtain a wide PLL frequency range with detuning reduced, by controlling a voltage-controlled oscillator VCO by a voltage regarding an output frequency setting digital data supplied to a programmable frequency divider. CONSTITUTION:A digital frequency-division indication signal P supplied to a programmable frequency divider 12 is supplied to a D/A converter 22 as well. The output Vo of the converter 22 has a voltage value corresponding to the specified frequency-division ratio N of the frequency divider 12, and a VCO10 is controlled by the voltage. The VCO10 has an oscillation frequency specified by the Vo, and the frequency is divided by N at the frequency divider 12, whose output is compared, in terms of phase, with a reference signal from a reference frequency generator 14 by a phase comparator 16 to supply their difference to the VCO10 as a voltage Vp through an LPF18. The principal decision on a PLL output frequency by the signal P is made by the output Vo of the converter 22 and only the correction for accurate PLL output setting is performed by the output Vp of the LPF18, so the modulation sensitivity of VCO is set small, thereby reducing noises in the PLL output signal following up large modulation sensitivity.
摘要翻译：目的：通过控制压控振荡器VCO，通过将输出频率设置为提供给可编程分频器的数字数据的电压来获得具有失调的宽PLL频率范围。构成：提供给可编程分频器12的数字分频指示信号P也被提供给D / A转换器22。转换器22的输出Vo具有与分频器12的指定分频比N相对应的电压值，VCO10由电压控制。 VCO10具有由Vo指定的振荡频率，并且在分频器12处将频率除以N，其相位与相位比较器16的参考频率发生器14的参考信号相比较，通过LPF18将其与VCO10的差值提供为电压Vp。通过信号P的PLL输出频率的主要决定由转换器22的输出Vo进行，并且仅通过LPF18的输出Vp执行用于精确PLL输出设置的校正，因此VCO的调制灵敏度被设置为小，从而降低PLL输出信号跟随大调制灵敏度的噪声。

42. 发明专利

JP6438429B2 発振器をベースとする周波数ロックループ审中-公开
公开(公告)号：JP6438429B2
公开(公告)日：2018-12-12
申请号：JP2016076412
申请日：2016-04-06
申请人：クアルコム,インコーポレイテッド
发明人：マーティン・サン−ローラン
IPC分类号： H03L7/099 , H03K5/26 , H03L7/06
CPC分类号： H03L7/00 , G06F1/10 , H03L7/0995 , H03L7/16 , H03L2207/06

43. 发明专利

JP6392106B2 受信機および電圧制御発振器有权
公开(公告)号：JP6392106B2
公开(公告)日：2018-09-19
申请号：JP2014254066
申请日：2014-12-16
申请人：株式会社東芝
发明人：タトァンタン , 崔明秀 , 古田雅則
IPC分类号： H03B5/08 , H04B1/30
CPC分类号： H04B1/0007 , H03B5/12 , H03B9/141 , H03B2201/0208 , H03B2201/0258 , H03F3/19 , H03F2200/294 , H03L7/0991 , H03L7/22 , H03L2207/06 , H04B1/16

44. 发明专利

JP2017194789A クロック発生装置、電子回路、集積回路、及び電気機器审中-公开
公开(公告)号：JP2017194789A
公开(公告)日：2017-10-26
申请号：JP2016083753
申请日：2016-04-19
申请人：ローム株式会社
发明人：丹羽功
IPC分类号： H03K5/26 , H03K17/00 , G06F1/04
CPC分类号： H03L7/099 , H03B5/32 , H03B5/36 , H03L7/146 , H03L7/181 , H03L7/183 , G11C17/08 , H03L2207/06
摘要：【課題】外部発振器のクロック周波数が予め定められていない場合に、外部発振器のクロック周波数と相関を有する周波数の内部クロック信号を生成可能なクロック発生装置を提供する。【解決手段】クロック発生装置105は、メモリ134と、PLL回路120とを備える。メモリ134は、所定のタイミングで、外部発振器200により生成される外部クロック信号の周波数に関する情報を記憶するように構成される。PLL回路120は、メモリ134に記憶された情報に基づいて第1のクロック信号と相関を有する第2のクロック信号を生成する。【選択図】図1

45. 发明专利

JP2016158275A 発振器をベースとする周波数ロックループ审中-公开
标题翻译：基于振荡器的频率锁定环路
公开(公告)号：JP2016158275A
公开(公告)日：2016-09-01
申请号：JP2016076412
申请日：2016-04-06
申请人：クアルコム,インコーポレイテッド
发明人：マーティン・サン−ローラン
IPC分类号： H03L7/099 , H03K5/26 , H03L7/06
CPC分类号： H03L7/00 , G06F1/10 , H03L7/0995 , H03L7/16 , H03L2207/06
摘要：【課題】発振器と、ある期間の後、発振器の発振を選択的に停止させるための論理とを含むデバイスを提供すること【解決手段】方法は、制御設定を決定するステップと、ある期間の後、発振器の発振を選択的に停止させるステップとを含む。発振器は、上記ある期間の後、アクティブモードにとどまるように構成される。この方法は、制御設定を発振器に適用するステップをさらに含む。【選択図】図1
摘要翻译：要解决的问题：提供一种装置，包括：振荡器; 以及用于在一段时间之后选择性地停止振荡器的振荡的逻辑。解决方案：一种方法包括确定控制设置并且选择性地停止在一段时间之后的振荡器的振荡。振荡器被配置为在该时间段之后保持在活动模式。该方法还包括将控制设置应用于振荡器。选择图：图1

46. 发明专利

JP5917709B2 発振器をベースとする周波数ロックループ有权
标题翻译：锁频环的振荡器和基
公开(公告)号：JP5917709B2
公开(公告)日：2016-05-18
申请号：JP2014541207
申请日：2012-11-07
申请人：クアルコム,インコーポレイテッド
发明人：マーティン・サン−ローラン
IPC分类号： H03K3/03 , H03L7/06
CPC分类号： H03L7/00 , G06F1/10 , H03L7/0995 , H03L7/16 , H03L2207/06

47. 发明专利

JP2016039634A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016039634A
公开(公告)日：2016-03-22
申请号：JP2015151415
申请日：2015-07-31
申请人：株式会社半導体エネルギー研究所
发明人：黒川義元 , 岡本佑樹
IPC分类号： H03M1/74
CPC分类号： H03K17/687 , H03K3/0315 , H03L7/0995 , H03L2207/06 , H03L7/093
摘要：【課題】電源電圧の制約を受けずにアナログ電流を生成する。【解決手段】半導体装置は、第1ノード、第2ノード、第1段乃至第n段(nは2以上の整数)の蓄電素子、および第1段乃至第n段のスイッチを有する。第1段乃至第n段の蓄電素子の容量は互いに異なり、第1段乃至第n段の蓄電素子は、第1ノードと第2ノード間に電気的に並列に接続され、第k段(kは1以上n以下の整数)の蓄電素子の第1端子は、第k段のスイッチを介して第1ノードと電気的に接続され、第1段乃至第n段のスイッチは、それぞれ、第1乃至第n信号によって導通状態が制御される。【選択図】図1
摘要翻译：要解决的问题：产生不受电源电压限制的模拟电流。解决方案：半导体器件包括第一节点，第二节点，第一至第n阶段（n为2以上的整数）电力存储元件和第一至第n级开关。第一至第n级蓄电元件的容量彼此不同。第一至第n级蓄电元件在第一节点和第二节点之间并联电连接。第k级的第一端子（k是1以上且n以下的整数）的蓄电元件经由第k级开关电连接到第一节点。第一至第n级开关的开/关状态分别由第一至第n信号控制。图1：图1

48. 发明专利

JP2015508262A クロックおよびデータ復元（ＣＤＲ）回路のためのリセット可能電圧制御発振器（ＶＣＯ）、ならびに関係するシステムおよび方法审中-公开
公开(公告)号：JP2015508262A
公开(公告)日：2015-03-16
申请号：JP2014557845
申请日：2013-02-15
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジュアン、ジンチェン , ダン、ナム・ブイ．
IPC分类号： H04L7/033 , H04L7/02
CPC分类号： H04L25/02 , H03K3/0322 , H03L7/0995 , H03L2207/06 , H04L7/033
摘要：クロックおよびデータ復元(CDR)回路と、リセット可能電圧制御発振器(VCO)とが開示される。一実施形態では、CDR回路は、データ経路においてデータストリームを受信し、データストリームをサンプリングするように構成されたサンプラーを含む。しかしながら、データストリームにはクロック信号が付随しないことがあるので、データストリームをサンプリングするためにデータストリームのクロック信号が復元される必要がある。データストリームからクロック信号を復元するために、CDR回路は、クロック出力を生成するように構成されたリセット可能VCOを有し得る。サンプラーとリセット可能VCOとは、サンプラーがクロック出力に基づいてデータ経路中のデータストリームをサンプリングするように、動作可能に関連付けられ得る。リセット可能VCOは、クロック出力のクロック位相を調整し、クロック出力および/またはデータストリームのドリフトから生じるサンプリング誤差を低減するのを助けるために、リセットされ得る。

49. 发明专利

JP5573484B2 Phase synchronization circuit and a wireless communication device 有权
公开(公告)号：JP5573484B2
公开(公告)日：2014-08-20
申请号：JP2010181247
申请日：2010-08-13
申请人：ソニー株式会社
发明人：徹哉藤原 , 真吾原田
IPC分类号： H03L7/099 , H03L7/087 , H03L7/187
CPC分类号： H03L7/102 , H03J2200/10 , H03L2207/06

50. 发明专利

JP5457813B2 Adpll circuit, semiconductor device and portable information devices 有权
公开(公告)号：JP5457813B2
公开(公告)日：2014-04-02
申请号：JP2009284765
申请日：2009-12-16
申请人：ルネサスエレクトロニクス株式会社
发明人：良遠藤 , 二郎新保 , 智満北村
IPC分类号： H03L7/10
CPC分类号： H03L7/113 , H03L7/099 , H03L7/103 , H03L2207/06 , H03L2207/50

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式