专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 实用新型

JPS5735056U JPS5735056U - 失效
公开(公告)号：JPS5735056U
公开(公告)日：1982-02-24
申请号：JP9622881
申请日：1981-06-30
IPC分类号： H01L29/74 , H01L29/00 , H01L29/861
CPC分类号： H01L29/66136 , H01L29/0657 , H01L29/0661 , H01L29/0834 , H01L29/1016 , H01L29/102 , H01L29/66363 , H01L29/74 , H01L29/8613
摘要： 1482585 Semi-conductor devices SEMIKRON GES EUR GLEICHRICHTERBAU UND ELEKTRONIK mbH 5 Aug 1974 [8 Aug 1973] 34367/74 Heading H1K At least the peripheral part of a PN junction formed in a lightly doped wafer of one conductivity type is produced by diffusion into the walls of a recess formed in a main face of the wafer, the inclination of the upper edge of the recess and its distance from the eventual location of the wafer edge being such that the junction periphery makes an angle of less than 90 degrees with said edge which itself is normal to the main face of the wafer. In making the thyristor shown in Fig. 4 the junctions between P+ zones 2, 4 and the N-type wafer 1 are identically formed in this way and the emitter region 5 in a subsequent step. A number of device forms may be produced in a common wafer from which they are later divided by use of various circular and annular recess configurations and masking to limit the areas into which diffusion may occur.

32. 发明专利

JP2018530916A フラットゲート転流型サイリスタ审中-公开
公开(公告)号：JP2018530916A
公开(公告)日：2018-10-18
申请号：JP2018512953
申请日：2016-09-09
申请人：アーベーベー・シュバイツ・アーゲー
发明人：アーノルド,マーティン , ベムラパティ,ウママヘスワラ
IPC分类号： H01L21/332 , H01L29/74 , H01L29/744
CPC分类号： H01L29/1066 , H01L29/0692 , H01L29/0696 , H01L29/0839 , H01L29/102 , H01L29/36 , H01L29/41716 , H01L29/66363 , H01L29/66393 , H01L29/744 , H01L29/745
摘要：本発明は、複数のサイリスタセル(52)を含むターンオフパワー半導体デバイスに関し、各サイリスタセル(52)は、カソード領域(54a,54b)と、ベース層(55)と、ドリフト層(56)と、アノード層(58)と、ベース層(55)と接するようにカソード領域(54a,54b)の側方に配置されたゲート電極(510)と、カソード電極(53a,53b)と、アノード電極(59)とを含む。複数のサイリスタセル(52)の、カソード領域(54a,54b)とカソード電極(53a,53b)との間の界面およびベース層(55)とゲート電極(510)との間の界面は、平坦でありかつ同一面にある。加えて、ベース層(55)に含まれるゲートウェル領域(522)は、ゲート電極(510)との接触から、カソード領域(54a,54b)の深さ(d C )の少なくとも2分の1の深さ(d W )まで延びている。任意の深さにおいて、この深さにおけるゲートウェル領域(522)の最小ドープ濃度は、カソード領域(54a,54b)とゲートウェル領域(522)との間のベース層(55)の、この深さおよび側方位置におけるドープ濃度よりも50%高く、上記側方位置は、第1主面(530)に平行な面に直交射影したときのカソード領域(54a、54b)からの距離が2μmの位置である。ベース層(55)は第2導電型の補償領域(524)を含み、この補償領域は、第1主面(530)と直に隣接しカソード領域(54a,54b,54c)とゲートウェル領域(522)との間に位置するように配置されている。補償領域における正味ドープ濃度に対する第1導電型不純物の密度は少なくとも0.4である。

33. 发明专利

JP6026418B2 バイポーラノンパンチスルー電力半導体デバイス有权
标题翻译：双极非穿通功率半导体装置
公开(公告)号：JP6026418B2
公开(公告)日：2016-11-16
申请号：JP2013530696
申请日：2011-09-27
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ボベッキー、ヤン , ラヒモ、ムナフ
IPC分类号： H01L29/06 , H01L21/329 , H01L29/868 , H01L29/861 , H01L29/74
CPC分类号： H01L29/74 , H01L29/0615 , H01L29/0661 , H01L29/102 , H01L29/66136 , H01L29/66363 , H01L29/8613 , H01L29/0619 , H01L29/0834

34. 发明专利

JP2013542597A Bipolar non-punch-through power semiconductor device 有权
公开(公告)号：JP2013542597A
公开(公告)日：2013-11-21
申请号：JP2013530696
申请日：2011-09-27
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ボベッキー、ヤン , ラヒモ、ムナフ
IPC分类号： H01L29/74 , H01L21/329 , H01L29/06 , H01L29/861 , H01L29/868
CPC分类号： H01L29/74 , H01L29/0615 , H01L29/0619 , H01L29/0661 , H01L29/0834 , H01L29/102 , H01L29/66136 , H01L29/66363 , H01L29/8613
摘要：バイポーラノンパンチスルー電力半導体デバイスが提供される。これは、半導体のウェーハ(２)と、第１の主側部上の第１の電気接点と、第２の主側部上の第２の電気接点と、を具備している。ウェーハ(２)は、ウェーハの厚さ（２３）を有する、内側領域（２２）と、内側領域（２２）を囲んでいて、且つ少なくも第１の主側部においてウェーハの厚さ（２３）が負のベベルで減少している、終端領域（２４）と、を具備している。半導体のウェーハ（２）は、異なる導電型の複数の層、即ち、第１の導電型のドリフト層（２６）と、第２の導電型の第１の層と、第２の導電型の第２の層と、有する少なくとも２層の構造を備えている。第２の導電型の第１の層は、第１の主側部上でドリフト層（２６）に直接に接続され、第１の電気接点と接触し、第１の層の深さまで延在している。第２の導電型の第２の層は、終端領域（２４）において、第１の主側部上で、第２の層の深さまで配置されている。第２の層の深さは、第１の層の深さよりも大きい。第１の層の深さは、せいぜい４５μｍである。第２の層のドーピング濃度は、第１の層のドーピング濃度よりも低い。
【選択図】図２

35. 发明专利

JP2012510718A Semiconductor devices and related methods having a current shift area 有权
公开(公告)号：JP2012510718A
公开(公告)日：2012-05-10
申请号：JP2011538639
申请日：2009-11-20
申请人：クリーインコーポレイテッドCree Inc.
发明人：アガルワル、アナント、ケイ． , チャン、キンチュン
IPC分类号： H01L21/331 , H01L21/8222 , H01L27/082 , H01L29/732 , H01L29/74 , H01L29/744 , H01L29/861
CPC分类号： H01L29/66068 , H01L29/0619 , H01L29/0657 , H01L29/0661 , H01L29/0692 , H01L29/1004 , H01L29/102 , H01L29/1608 , H01L29/73 , H01L29/744
摘要： A semiconductor device may include a semiconductor buffer layer having a first conductivity type and a semiconductor mesa having the first conductivity type on a surface of the buffer layer. In addition, a current shifting region having a second conductivity type may be provided adjacent a corner between the semiconductor mesa and the semiconductor buffer layer, and the first and second conductivity types may be different conductivity types. Related methods are also discussed.

36. 发明专利

JPS60210874A Gate turn off thyristor 失效
标题翻译：盖茨关闭三重奏
公开(公告)号：JPS60210874A
公开(公告)日：1985-10-23
申请号：JP6687384
申请日：1984-04-04
申请人： Meidensha Electric Mfg Co Ltd
发明人： HAYASHI YASUHIDE
IPC分类号： H01L29/74 , H01L29/10 , H01L29/744
CPC分类号： H01L29/102
摘要： PURPOSE:To make characteristics of a thyristor uniform by improving the ON- characteristic by a method wherein the titled device using a P diffused layer buried in a P-base as a buried gate is provided with a P buffer layer in the neighborhood of the buried diffused layer. CONSTITUTION:This device having the buried P diffused layer in the P-base is provided with the P buffer layer, whose seat resistance value is smaller than that of the P-base layer in the channel part and larger than that of the P buried gate diffused layer, in the neighborhood of this diffused layer. In such a manner, a defect-generating region penetrating to the channel between the P buried diffused layers are so constructed as to be covered in view from the anode side. In other words, an N type substrate is brought into PNP structure by diffusing a P type impurity, and the P buffer layer 14 is formed by diffusing boron by the use of an oxide film as a mask. Successively, a P buried gate layer 12 is formed and covered with a P epitaxial layer, and an N emitter is provided, resulting in a P-N-P-P N structure.
摘要翻译：目的：通过使用埋藏在P基底中的P ++扩散层的标题装置作为掩埋栅极的方法，通过改善ON特性来使晶闸管的特性均匀，并具有P + 层在埋藏扩散层的附近。构成：在P型基底中具有埋置P ++扩散层的器件设置有P +缓冲层，其阻抗值小于通道部分中P基层的座阻力值，并且较大比扩散层附近的P ++层掩埋扩散层的厚度大。以这种方式，贯穿P ++掩埋扩散层之间的沟道的缺陷产生区被构造成从阳极侧观察覆盖。换句话说，通过扩散P型杂质使N型衬底进入PNP结构，并且通过使用氧化膜作为掩模将硼扩散而形成P +缓冲层14。接着，形成P ++层掩埋栅极层12并用P +外延层覆盖，并提供N +发射极，产生P-N-P-P N +结构。

37. 发明专利

JPS5936832B2 JPS5936832B2 - 失效
公开(公告)号：JPS5936832B2
公开(公告)日：1984-09-06
申请号：JP2825278
申请日：1978-03-14
申请人： Hitachi Ltd
发明人： MYATA KENJI , KAMEI TATSUYA , OKAMURA MASAHIRO
IPC分类号： H01L29/10 , H01L29/74 , H01L29/744
CPC分类号： H01L29/102 , H01L29/7436 , H01L29/744

38. 发明专利

JPS59124766A High-sensitivity thyristor 失效
标题翻译：高灵敏度THYRISTOR
公开(公告)号：JPS59124766A
公开(公告)日：1984-07-18
申请号：JP31183
申请日：1983-01-05
申请人： Nec Corp
发明人： SUGIMOTO YASUO
IPC分类号： H01L29/744 , H01L29/10 , H01L29/74
CPC分类号： H01L29/102
摘要： PURPOSE:To control Igt (gate trigger currents) with high reliability by overlapping a cathode electrode and a gate electrode on an oxide film coating a section in the vicinity of the exposed section of the surface of a junction section of a diode consisting of a P type base layer and an N type emitter layer. CONSTITUTION:The thyristor consists of an oxide film layer 6 in approximately 0.05-2.0mum formed for protecting a P-N junction end, the cathode electrode 12 on which a metal such as aluminum is evaporated in thickness of 3-15mum, the gate electrode 13 formed through the evaporation of the metal such as aluminum at the same time as the cathode electrode is formed, a cathode electrode section 22, which is connected to the cathode electrode and further projected and formed on the oxide film 6 only by approximately 10-50mum from the P-N junction end 8, and a gate electrode section 23 overlapped and formed on the oxide film 6 only by approximately 10-50mum. When a gate and a cathode are forward- biassed, an induced channel layer 7 is not generated immediately under the cathode electrode 22 because the cathode electrode 22 takes negative potential to a low concentration P layer 5. When the gate and the cathode are reverse- biassed, the induced channel layer 7 is not also generated at the place immediately under the gate electrode 23.
摘要翻译：目的：通过在阴极电极和栅极电极之间重叠氧化膜上，以高可靠性控制Igt（栅极触发电流），涂覆在由P组成的二极管的接合部分的表面暴露部分附近的部分型基极层和N型发射极层。构成：晶闸管由形成为用于保护PN结端的大约0.05-2.0μm的氧化物膜层6，其上诸如铝的金属蒸发的厚度为3-15μm的阴极电极12形成，栅电极13形成通过在形成阴极的同时通过铝等金属的蒸发，阴极电极部分22与阴极电极连接并且进一步投影并形成在氧化膜6上，只有大约10-50微米从 PN结端8和栅极电极部分23重叠并形成在氧化膜6上约10-50微米。当栅极和阴极被向前偏置时，由于阴极电极22将负电位转移到低浓度P层5，所以不会在阴极22正下方产生感应沟道层7.当栅极和阴极反向时，感应通道层7也不会在栅电极23正下方的位置产生。

39. 发明专利

JPS5979571A Thyristor 失效
标题翻译：晶闸管
公开(公告)号：JPS5979571A
公开(公告)日：1984-05-08
申请号：JP19010982
申请日：1982-10-29
申请人： Toshiba Corp
发明人： KATOU MINORU
IPC分类号： H01L29/10 , H01L29/74
CPC分类号： H01L29/74 , H01L29/1016 , H01L29/102
摘要： PURPOSE:To reduce the forward voltage drop, and moreover to improve the switching property, and to contrive to enhance the commutating property of an SCR by a method wherein thickness of the first base layer of the SCR is made to 75mum or less, and surface concentration of the second base layer is set to 1X10 piece/cm or more. CONSTITUTION:A first NB layer 21 is joined on a PE layer 20, and they are surrounded with a P type isolation layer 22. An anode 23 is provided on the surface of the PE layer 20. Thickness of the layer 20 is made to L1>100mum, a second PB layer 24 of the prescribed depth is formed in the layer 21 making surface impurity concentration to 1X10 piece/cm , surface concentration of the layer 24 is set to 1X10 piece/cm and thickness of the layer 21 is set to L2
摘要翻译：目的：为了降低正向压降，并且为了提高开关特性，并且通过使SCR的第一基极层的厚度为75μm以下的方法，并且旨在提高SCR的整流性，并且使表面第二基底层的浓度设定为1×10 18片/ cm 3以上。构成：第一NB层21连接在PE层20上，并且被P +型隔离层22包围。在PE层20的表面上设置有阳极23.层20的厚度为制成L1>100μm，在层21中形成规定深度的第二PB层24，使得表面杂质浓度为1×10 18片/ cm 3，层24的表面浓度设定为1×10 18 < 片/ cm 3，层21的厚度在层20和层24之间设定为L2 <75μm。在层24中设置规定深度的NE层25，形成阴极26，栅极电极27形成在层24的曝光表面上，并且保护膜28粘附到层21的曝光表面。此时，NB层21的宽度L2被选择为不产生穿透考虑到要进行重金属扩散时N型Si的电阻率的增加，根据保证的阻塞电压，a 此外，扩散是为了使少数载体的寿命变为0.05musec。根据该结构，能够减小换向电容器的容量，能够提高换向特性。

40. 发明专利

JPS5927571A Gate turn-off thyristor 失效
标题翻译：门关闭三通阀
公开(公告)号：JPS5927571A
公开(公告)日：1984-02-14
申请号：JP13672182
申请日：1982-08-05
申请人： Meidensha Electric Mfg Co Ltd
发明人： SUEOKA TETSUO , KUBO TAKEHARU
IPC分类号： H01L29/10 , H01L29/74 , H01L29/744
CPC分类号： H01L29/102 , H01L29/74 , H01L29/744
摘要： PURPOSE: To obtain a gate turn-off thyristor of high reliability having preferable turning-ON and turning-OFF characteristics by reducing the surface density of a P
2 layer opposed to N
2 layer smaller than the surface density of the P
2 layer opposed to the N
2 layer forming a main GTO part.
CONSTITUTION: Gallium is diffused from both side surfaces of a silicon substrate N
1 to form P
1 and P
2 layers. Then, an oxidized film is formed on the overall surface, an oxidized film 15 remains on the region of a complementary thyristor AG in which a central part AG region of a wafer, i.e., an N
3 layer is formed, boron is selectively diffused in other region to form an impurity layer 16. A high density impurity layer 5 is formed in the prescribed pattern on the surface of a P
2 layer 4 as a gate layer. Then, an epitaxial single crystal layer 19 is grown on the surface side of the P
2 layer. An N
1 layer 7, an N
3 layer 8 and N
4 layer 9 are selectively diffused in the prescribed pattern by a selectively diffusing method on the surface of the P
2 layer. Subsequently, a GTO can be obtained through the prescribed diffusion of gold and the bonding of electrodes.
COPYRIGHT: (C)1984,JPO&Japio
摘要翻译：目的：通过降低与N2层相对的P2层的表面密度小于与N2层相对的P2层的表面密度的P2层的表面密度，获得具有优异的导通和断开特性的高可靠性的栅极截止晶闸管形成主要的GTO部分。构成：镓从硅衬底N1的两个侧表面扩散以形成P1和P2层。然后，在整个表面上形成氧化膜，氧化膜15保留在晶片的中心部分AG区域即N3层的互补晶闸管AG的区域上，硼选择性地扩散到其他以形成杂质层16.在作为栅极层的P2层4的表面上以规定的图案形成高密度杂质层5。然后，在P2层的表面侧生长外延单晶层19。通过选择性扩散方法，在P2层的表面上，通过选择性地扩散N1层7，N3层8和N4层9。随后，可以通过规定的金扩散和电极的结合获得GTO。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式