专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明专利

JP2007004955A Nonvolatile semiconductor memory device 审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：JP2007004955A
公开(公告)日：2007-01-11
申请号：JP2005270370
申请日：2005-09-16
申请人： Sharp Corp , シャープ株式会社
发明人： MORIKAWA YOSHINAO , MURAKOSHI KENICHI
IPC分类号： G11C29/04 , G11C16/06
CPC分类号： G11C29/42 , G11C16/04 , G11C16/3445 , G11C29/26 , G11C29/4401 , G11C29/76 , G11C2029/0407 , G11C2029/0409
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor memory device capable of extending a device life without increasing time for screening by correlating a faulty block with a redundant block to relieve the faulty block when a progressive fault occurs after device shipping. SOLUTION: This device is provided with a correlating means for correlating a faulty block with a redundant block 15b, a block switching circuit 14 for selecting the corresponding redundant block 15b when a memory block 15a is correlated with the redundant block 15b, an error detection circuit 13a for detecting the error of an accessing operation to the memory block 15a, and a faulty block specifying circuit 13b for specifying the error-detected memory block 15a as a faulty block when the error is detected, and correlating the faulty block with the redundant block 15b when there is a redundant block 15a uncorrelated with the faulty block. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种非易失性半导体存储器件，其能够延长器件寿命，而无需增加时间进行筛选，通过将故障块与冗余块相关联，以在器件运送之后发生逐次故障时减轻故障块。解决方案：该装置设置有用于将故障块与冗余块15b相关联的相关装置，当存储器块15a与冗余块15b相关时，用于选择对应的冗余块15b的块切换电路14，用于检测对存储块15a的访问操作的错误的错误检测电路13a以及当检测到错误时将错误检测的存储器块15a指定为故障块的故障块指定电路13b，并将故障块与当存在与故障块不相关的冗余块15a时的冗余块15b。版权所有（C）2007，JPO＆INPIT

32. 发明专利

JP2006012234A Circuit and method for memory testing 审中-公开
标题翻译：用于存储器测试的电路和方法
公开(公告)号：JP2006012234A
公开(公告)日：2006-01-12
申请号：JP2004184803
申请日：2004-06-23
申请人： Toshiba Corp , 株式会社東芝
发明人： YABUTA TADASHI
IPC分类号： G11C29/34 , G01R31/28 , G01R31/3187 , G11C29/00 , G11C29/26 , G11C29/40 , G11C29/44
CPC分类号： G11C29/1201 , G01R31/3187 , G11C29/26 , G11C29/40 , G11C29/44 , G11C2029/2602 , G11C2029/3602 , G11C2029/4402
摘要： PROBLEM TO BE SOLVED: To provide a circuit and a method for memory testing capable of shortening a memory testing time.
SOLUTION: This circuit is provided with a data generator 10 for generating expectation value data, capture registers 22a to 22c connected to read data from a plurality of memories 21a to 21c and to transfer the data in parallel, comparator circuits 23a to 23c for comparing outputs of the plurality of capture registers with the expectation value data for each of the plurality of capture registers, an identification circuit 25 for identifying a comparator circuit which detects noncoincidence among the plurality of comparator circuits, a reading register 26 for storing memory read data from the memory detected for noncoincidence and memory identification information for identifying the memory, and an output register 12 for serially reading the memory read data of the detected noncoincidence and the memory identification information, and serially outputting data corresponding to the access information of the memory of the detected noncoincidence.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供能够缩短存储器测试时间的存储器测试的电路和方法。解决方案：该电路设置有用于产生期望值数据的数据发生器10，连接到从多个存储器21a至21c读取数据并且并行传送数据的捕获寄存器22a至22c，比较器电路23a至23c 用于将多个捕获寄存器的输出与多个捕获寄存器中的每一个的期望值数据进行比较，识别电路25，用于识别检测多个比较器电路之间不一致的比较器电路;读取寄存器26，用于存储读取来自用于识别存储器的不一致性和存储器识别信息检测到的存储器的数据以及用于串行读取检测到的非确定性的存储器读取数据的输出寄存器12和存储器识别信息，并且串行地输出与存储器的访问信息相对应的数据检测到不一致。版权所有（C）2006，JPO＆NCIPI

33. 发明专利

JP3720271B2 Semiconductor integrated circuit device 有权
公开(公告)号：JP3720271B2
公开(公告)日：2005-11-24
申请号：JP2001082019
申请日：2001-03-22
申请人：株式会社ルネサステクノロジ
发明人：孝一郎石橋
IPC分类号： G01R31/26 , G11C29/02 , G11C29/26 , G11C29/50 , H01L21/822 , H01L23/544 , H01L27/04
CPC分类号： H01L22/34 , G11C29/02 , G11C29/26 , G11C29/50 , G11C2029/5006 , H01L2224/05554 , H01L2224/48091 , H01L2224/48227 , H01L2224/49113 , H01L2224/49175 , H01L2924/13091 , H01L2924/00014 , H01L2924/00

34. 发明专利

JP3710639B2 Semiconductor device 有权
公开(公告)号：JP3710639B2
公开(公告)日：2005-10-26
申请号：JP4679499
申请日：1999-02-24
申请人：株式会社東芝
发明人：正紀久米 , 好克畑垣 , 亜由美石井 , 英司長谷川 , 秀和齋藤
IPC分类号： H01L21/822 , G01R31/28 , G11C29/26 , G11C29/48 , H01L27/04
CPC分类号： G11C29/48 , G11C29/26 , H01L2924/0002 , H01L2924/00

35. 发明专利

JP2005274306A Semiconductor integrated circuit, semiconductor memory device, and testing method for semiconductor memory device 有权
标题翻译：半导体集成电路，半导体存储器件和半导体存储器件的测试方法
公开(公告)号：JP2005274306A
公开(公告)日：2005-10-06
申请号：JP2004087166
申请日：2004-03-24
申请人： Toshiba Corp , 株式会社東芝
发明人： NAMEGAWA TOSHIMASA
IPC分类号： G01R31/28 , G11C5/00 , G11C7/10 , G11C11/401 , G11C29/00 , G11C29/06 , G11C29/34 , H03K5/00 , H03K17/00 , H03K17/16
CPC分类号： G11C7/1051 , G11C7/1012 , G11C11/401 , G11C29/06 , G11C29/1201 , G11C29/26 , G11C29/40 , G11C2029/2602
摘要： PROBLEM TO BE SOLVED: To prevent an accident such that a large current is fed to common connecting wiring even when a driver is multiply selected. SOLUTION: A data signal (datai) and selection signal (selecti) are input to each of basic unit circuits 2 which constitute a multiplicity-to-one multiplexer, and each of output terminals is connected to common connecting wiring 1. Each of the basic unit circuit comprises a disparity detection circuit 3 which detects status disparity between the common connecting wiring and the data signal, a control circuit 4 which controls drive timing of the common connecting wiring upon state transition of the selection signal, and a tristate buffer 7 which drives the common connecting wiring according to the state of the data signal when both output of the disparity detection circuit and the control circuit are in activated state, and otherwise maintains high impedance. The state of the common connecting wiring 1 is maintained by a state maintaining circuit 5 and output through an output buffer 6. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：为了防止即使在选择驾驶员时也将大电流馈送到公共连接配线的事故。解决方案：将数据信号（datai）和选择信号（selecti）输入到构成多对多路复用器的基本单元电路2中，并且每个输出端子连接到公共连接布线1.每个基本单元电路包括检测公共连接布线和数据信号之间的状态差异的视差检测电路3，控制电路4，其在选择信号的状态转换时控制公共连接布线的驱动定时;以及三态缓冲器 7，当视差检测电路和控制电路的两个输出处于激活状态时，根据数据信号的状态驱动公共连接布线，否则保持高阻抗。公共连接布线1的状态由状态维持电路5维持并通过输出缓冲器6输出。（C）2006年，JPO＆NCIPI

36. 发明专利

JP3639612B2 Test apparatus for a semiconductor memory device 失效
公开(公告)号：JP3639612B2
公开(公告)日：2005-04-20
申请号：JP1759594
申请日：1994-02-14
申请人：株式会社ハイニックスセミコンダクター
发明人：永唱安
IPC分类号： G01R31/26 , G01R31/28 , G11C29/00 , G11C29/26 , G11C29/34 , G11C29/38
CPC分类号： G11C29/26 , G11C29/38

38. 发明专利

JP3533227B2 Semiconductor memory device 失效
公开(公告)号：JP3533227B2
公开(公告)日：2004-05-31
申请号：JP24171992
申请日：1992-09-10
申请人：株式会社日立製作所 , 株式会社日立超エル・エス・アイ・システムズ
发明人：勝朗佐々木 , 邦広小宮路 , 貞幸森田 , 孝一郎石橋 , 敏郎青砥
IPC分类号： G11C7/06 , G11C8/14 , G11C11/401 , G11C11/407 , G11C11/418 , G11C29/00 , G11C29/04 , G11C29/26 , G11C29/38 , H01L21/8244 , H01L27/11
CPC分类号： G11C29/70 , G11C7/06 , G11C8/14 , G11C11/418 , G11C29/26 , G11C29/38 , G11C29/78 , Y10S257/903 , Y10S257/904

39. 发明专利

JP2018156712A 半導体装置及び半導体装置の診断方法审中-公开
公开(公告)号：JP2018156712A
公开(公告)日：2018-10-04
申请号：JP2017053974
申请日：2017-03-21
申请人：ルネサスエレクトロニクス株式会社
发明人：前田洋一 , 前野秀史 , 松嶋潤
IPC分类号： G01R31/28 , G11C29/56 , G11C29/42 , G11C29/12
CPC分类号： G11C29/42 , G06F3/0604 , G06F3/0632 , G06F3/0688 , G11C29/18 , G11C29/20 , G11C29/26 , G11C29/32 , G11C29/36 , G11C29/38 , G11C29/4401 , G11C29/52 , G11C2029/0401 , G11C2029/0407 , G11C2029/2602 , G11C2029/3202 , G11C2029/4402
摘要：【課題】BIST回路によって、ECC回路によるエラー訂正可否を判定することが可能な半導体装置を提供する。【解決手段】アドレス生成回路ADRGは、メモリMEMにおけるテスト対象のアドレスADRを生成し、テストデータ生成回路TDGは、当該アドレスADRへのライトデータWDと、当該アドレスADRからのリードデータRDに対する期待値データEXDとを生成する。判定回路JDGは、アドレスADR毎に、リードデータRDと期待値データEXDとの一致・不一致をビット毎に比較し、不一致となるビット数がECC回路によるエラー訂正可能なビット数の範囲内の場合にエラー訂正可能と判定し、範囲外の場合にエラー訂正不可能と判定する。【選択図】図1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式