专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明专利

JP2015144005A 測定された動作特性に基づいてクロック信号を調整するための回路、システムおよび方法审中-公开
标题翻译：基于测量性能特征调整时钟信号的电路，系统和方法
公开(公告)号：JP2015144005A
公开(公告)日：2015-08-06
申请号：JP2015045642
申请日：2015-03-09
申请人：クアルコム,インコーポレイテッド
发明人：ベンジャミン・ジェイ・ハース , ウィリアム・ジェイ・マカヴォイ
IPC分类号： H03K19/0175 , H03K5/134 , G06F1/08
CPC分类号： G06F1/08 , G01R31/31704 , G01R31/31727
摘要：【課題】半導体ダイに関連する動作特性を測定し、測定された動作特性に基づいてクロック信号を調整するための、回路、システム、および関連する方法を提供する。【解決手段】調整されたクロック信号は、半導体ダイの中で提供される機能回路にクロック信号を提供して、プロセス、電圧、温度(PVT)遅延変動を伴って動作する時に機能回路の適切な動作を確実にするために、用いられ得る。この点において、動作監視回路が、機能回路を含む半導体ダイの中に提供される。その結果、動作監視回路は、機能回路と同様の遅延変動に曝され得る。動作監視回路は、半導体ダイと関連する動作特性を測定するように構成される。動作特性は、動作特性に基づいて、クロック信号を調整し、適切に動作するように、調整されたクロック信号を機能回路に提供するために用いられる。【選択図】図1
摘要翻译：要解决的问题：提供用于测量与半导体管芯相关联的性能特征的电路，系统和相关方法，并且基于测量的性能特征来调整时钟信号。解决方案：可以使用经调整的时钟信号来提供时钟信号涉及设置在半导体管芯中的功能电路，以确保功能电路的正常工作，同时以工艺，电压，温度（PVT）延迟变化进行操作。在这方面，在包括功能电路的半导体管芯中提供性能监视电路。结果，性能监视电路可能暴露于与功能电路类似的延迟变化。性能监视电路被配置为测量与半导体管芯相关联的性能特性。性能特性用于调整时钟信号，以根据性能特征向功能电路提供经调整的时钟信号以进行正确的操作。

34. 发明专利

JP4561992B2 Semiconductor integrated circuit design apparatus and a semiconductor integrated circuit design method 有权
公开(公告)号：JP4561992B2
公开(公告)日：2010-10-13
申请号：JP2005220721
申请日：2005-07-29
申请人：日本電気株式会社
发明人：良展今野
IPC分类号： G06F17/50 , G01R31/28 , H01L21/82
CPC分类号： G06F17/5045 , G01R31/31704 , G01R31/318536

35. 发明专利

JP4508657B2 Manufacturing method and apparatus for avoiding a prototype hold in Asic / soc manufacturing 有权
公开(公告)号：JP4508657B2
公开(公告)日：2010-07-21
申请号：JP2003582798
申请日：2003-04-11
申请人：株式会社アドバンテスト
发明人：ラジュマン，ロチット , 裕明矢元
IPC分类号： H01L21/82 , H01L21/822 , G01R31/28 , G01R31/317 , G01R31/3183 , G01R31/319 , G06F17/50 , G06F19/00 , H01L21/02 , H01L27/04 , H01L27/118
CPC分类号： G01R31/318314 , G01R31/31704 , G01R31/31917 , G06F17/5022 , H01L27/118

36. 发明专利

JP4457083B2 Self-test device and method of the reconfigurable device mounted board 有权
公开(公告)号：JP4457083B2
公开(公告)日：2010-04-28
申请号：JP2006088796
申请日：2006-03-28
申请人：富士通株式会社
发明人：喜幸太田
IPC分类号： G06F11/22
CPC分类号： G01R31/318516 , G01R31/31704 , G01R31/31724

37. 发明专利

JP2009109512A Multiple-capture dft system for detecting or locating crossing clock-domain fault during self-test or scan test 有权
标题翻译：用于在自检或扫描测试期间检测或定位交叉时钟域故障的多重捕获DFT系统
公开(公告)号：JP2009109512A
公开(公告)日：2009-05-21
申请号：JP2009001319
申请日：2009-01-07
申请人： Syntest Technologies Inc , シンテスト・テクノロジーズ・インコーポレーテッド
发明人： WANG LAUNG-TERNG , HSU PO-CHING , KAO SHIH-CHIA , LIN MENG-CHYI , WANG HSIN-PO , CHAO HAO-JAN , WEN XIAOQING
IPC分类号： G01R31/28 , G01R31/317 , G01R31/3185 , G06F17/50 , H01L21/82 , H01L21/822 , H01L27/04
CPC分类号： G06F17/5022 , G01R31/31704 , G01R31/318552 , G01R31/318594 , G06F17/5031 , G06F17/505
摘要： PROBLEM TO BE SOLVED: To provide an improved multiple-capture DFT system that performs multiple-capture DFT techniques.
SOLUTION: A method includes the steps of: generating N-pseudo-random numbers or predefined test signal 109, 112, 115, 118 during a shift-in operation; loading all scan cells within N-clock domains (CD1, CD2, CD3, CD4) in an integrated circuit or a circuit assembly; applying an ordered sequence of capture clocks (CK1, CK2, CK3, CK4) to all the scan cells within the N-clock domains during a capture operation; making compact or comparing N-output responses 110, 113, 116, 119 of all the scan cells for analysis during a compact/comparison operation; and detecting or locating faults within N-clock domains (CD1, CD2, CD3, CD4) and two-clock domain crossing faults (CCD1, CCD2, CCD3, CCD4).
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供执行多捕获DFT技术的改进的多捕获DFT系统。解决方案：一种方法包括以下步骤：在移入操作期间产生N个伪随机数或预定义的测试信号109,112,115,118; 加载集成电路或电路组件中的N个时钟域（CD1，CD2，CD3，CD4）内的所有扫描单元; 在捕获操作期间将捕获时钟（CK1，CK2，CK3，CK4）的有序序列应用于N个时钟域内的所有扫描单元; 在紧凑/比较操作期间紧凑或比较所有扫描单元的N输出响应110,113,116,119用于分析; 检测或定位N时钟域（CD1，CD2，CD3，CD4）和两时钟域交叉故障（CCD1，CCD2，CCD3，CCD4）的故障。版权所有（C）2009，JPO＆INPIT

38. 发明专利

JP3990250B2 Automated design systems, and automatic design method 有权
公开(公告)号：JP3990250B2
公开(公告)日：2007-10-10
申请号：JP2002297793
申请日：2002-10-10
申请人：株式会社東芝
发明人：健北原
IPC分类号： G06F17/50 , G01R31/317 , G01R31/3183 , G06F1/10 , H01L21/82
CPC分类号： G06F17/505 , G01R31/31704 , G01R31/31725 , G01R31/318342

39. 发明专利

JP3974048B2 Design verification system, design verification method and design verification program 有权
公开(公告)号：JP3974048B2
公开(公告)日：2007-09-12
申请号：JP2003029696
申请日：2003-02-06
申请人：株式会社東芝
发明人：泰幸野津山
IPC分类号： G06F17/50 , G01R31/317 , H01L21/82
CPC分类号： G01R31/31704 , G06F17/5022

40. 发明专利

JP3953467B2 System for reporting to detect defects in the chip 有权
公开(公告)号：JP3953467B2
公开(公告)日：2007-08-08
申请号：JP2004048548
申请日：2004-02-24
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
发明人：ジェフリー・ディー・カー
IPC分类号： G06F11/22 , G01R31/317 , G06F11/07 , G06F17/50
CPC分类号： G06F11/0772 , G01R31/31704 , G01R31/31723

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式