专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JPS6111490B2 JPS6111490B2 - 失效
公开(公告)号：JPS6111490B2
公开(公告)日：1986-04-03
申请号：JP12853677
申请日：1977-10-25
申请人： Matsushita Electric Ind Co Ltd
发明人： MIZUGUCHI HIROSHI
IPC分类号： H02P29/00 , H03K21/40 , H03K23/66
CPC分类号： H03K23/665

12. 发明专利

JPS5940330B2 JPS5940330B2 - 失效
公开(公告)号：JPS5940330B2
公开(公告)日：1984-09-29
申请号：JP3665977
申请日：1977-03-31
申请人： Tokyo Shibaura Electric Co
发明人： ISHIKAWA FUJIO , YOSHIMOTO YOSHITOSHI
IPC分类号： H03K21/00 , H03K23/66
CPC分类号： H03K23/665

13. 发明专利

JPS5935533B2 JPS5935533B2 - 失效
公开(公告)号：JPS5935533B2
公开(公告)日：1984-08-29
申请号：JP15240676
申请日：1976-12-17
申请人： Nippon Electric Co
发明人： NAMIKI JUNJI
IPC分类号： H03L7/18 , H03K23/66 , H03L7/183
CPC分类号： H03K23/665

14. 发明专利

JPS5723279B2 JPS5723279B2 - 失效
公开(公告)号：JPS5723279B2
公开(公告)日：1982-05-18
申请号：JP5530372
申请日：1972-06-03
IPC分类号： G10H1/22 , G10H5/00 , G10H5/06 , H03K23/66
CPC分类号： G10H5/06 , H03K23/665 , Y10S84/11

15. 发明专利

JP5136809B2 Frequency synchronization system 有权
公开(公告)号：JP5136809B2
公开(公告)日：2013-02-06
申请号：JP2010509646
申请日：2008-05-29
申请人：クリーアセミコンダクターコーポレーションKleer Semiconductor Corporation
发明人：ジェアンポールデクルーエナエーレ , ラルフメイソン , アニタネザートン
IPC分类号： H03L7/06
CPC分类号： H03K5/135 , H03K23/665 , H03L7/091 , H03L7/181

16. 发明专利

JP2007515821A Synchronous frequency divider and its components 审中-公开
公开(公告)号：JP2007515821A
公开(公告)日：2007-06-14
申请号：JP2005508355
申请日：2003-08-28
申请人：富士通株式会社
发明人：ミュラー，バルド
IPC分类号： H03K23/64 , H03K3/2885 , H03K23/50 , H03K23/66
CPC分类号： H03K23/50 , H03K3/2885 , H03K23/665
摘要：本発明は半加算機能を使った周波数分周器を開示する。該周波数分周器は、各桁に一つの半加算機能をもつラッチ回路および該ラッチ回路の和出力を取込むANDゲート回路を有しており、各ラッチ回路はそのS入力で自らの出力信号を取込み、最下位ビットに対するラッチ回路（７６）はその桁上げ入力において「1」を取込み、各ラッチ回路はさらにその桁上げ入力において直前の桁のラッチ回路からの桁上げ信号を取込む。

17. 发明专利

JP2005159737A Variable frequency dividing circuit 审中-公开
标题翻译：可变频分路
公开(公告)号：JP2005159737A
公开(公告)日：2005-06-16
申请号：JP2003395684
申请日：2003-11-26
申请人： Oki Electric Ind Co Ltd , Oki Micro Design Co Ltd , 株式会社沖マイクロデザイン , 沖電気工業株式会社
发明人： KUROKI RYUTA
IPC分类号： H03K3/037 , H03K21/00 , H03K23/00 , H03K23/40 , H03K23/54 , H03K23/66
CPC分类号： H03K23/665 , H03K23/54
摘要： PROBLEM TO BE SOLVED: To speed up operating speed in a frequency dividing circuit in a variable frequency dividing circuit effective to a circuit that has a number of dividing stages and requires high-speed operation.
SOLUTION: There are provided a shift register composed by cascadedly connecting D-type flip flops D11, D12, ... and D1n having an initialization means by clock synchronization, and a multiplexer 12 for selecting one of output signals in each stage of the shift register. Each stage of the D-type flip flop is initialized by the selected signal. In this case, a signal at an H or L level is inputted into an input terminal 10 of a first-stage flip flop according to the initialization means.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：为了加速对具有多个分割级并且需要高速运行的电路有效的可变分频电路中的分频电路的加速。解决方案：提供了一种移位寄存器，其通过时分同步来级联连接具有初始化装置的D型触发器D11，D12，...和D1n以及用于选择每个级中的输出信号之一的多路复用器12 的移位寄存器。 D型触发器的每个级由所选择的信号初始化。在这种情况下，根据初始化装置将H或L电平的信号输入到第一级触发器的输入端子10。版权所有（C）2005，JPO＆NCIPI

18. 发明专利

JP3468964B2 Pll frequency synthesizer circuit, a comparison frequency divider, and, swallow counter 失效
公开(公告)号：JP3468964B2
公开(公告)日：2003-11-25
申请号：JP1332996
申请日：1996-01-29
申请人：富士通ヴィエルエスアイ株式会社 , 富士通株式会社
发明人：哲也相坂
IPC分类号： H03L7/197 , H03K21/40 , H03K23/66 , H03L7/08 , H03L7/183 , H03L7/193
CPC分类号： H03K23/665 , H03L7/193

19. 发明专利

JPS5977722A Counter circuit 失效
标题翻译：计数器电路
公开(公告)号：JPS5977722A
公开(公告)日：1984-05-04
申请号：JP18680382
申请日：1982-10-26
申请人： Fuji Xerox Co Ltd
发明人： KATOU YASUO , KATOU MUNEHISA
IPC分类号： H03K23/66
CPC分类号： H03K23/665
摘要： PURPOSE:To improve the reliability of the circuit by presetting a value on a data bus to a counter so as to attain freely the change in a preset data and to decrease number of components. CONSTITUTION:In case of recording of A4 size, a CPU24 outputs an address of a counter 11 to an address bus 25 and outputs a binary code representing numeral ''1728'' to a data bus 26. A decoder 19 inputs the address from the bus 25, outputs a load signal 28 to a counter 11 and the counter 11 presets the binary code, numeral ''1728'' outputted on the bus 26. Then, the CPU24 outputs an address of an output port 32 to the bus 25 and outputs a data to the bus 26, the decoder 19 operates the port 32 to output an enable signal 31 so as to start the count of the counter 11. When the transfer clock of the picture signal is applied to the counter 11 as a clock signal 33, the clock number is subtracted and when the count value is zero at the end of transfer of a picture signal for one line's share, the constitution with desired bit number is confirmed.
摘要翻译：目的：通过将数据总线上的值预置到计数器来提高电路的可靠性，从而自由获得预设数据的变化并减少组件数量。构成：在记录A4尺寸的情况下，CPU24将计数器11的地址输出到地址总线25，并将表示数字“1728”的二进制码输出到数据总线26.解码器19输入来自总线25将负载信号28输出到计数器11，并且计数器11预设在总线26上输出的二进制代码“1728”。然后，CPU24将输出端口32的地址输出到总线25，向总线26输出数据，解码器19操作端口32以输出使能信号31，以开始计数器11的计数。当将图像信号的传送时钟作为时钟信号施加到计数器11时如图33所示，减去时钟数，并且当在一行共享的图像信号的传送结束时计数值为零时，确定所需位数的结构。

20. 发明专利

JPS5758277A Counter of information record reproducing device 失效
标题翻译：信息记录重制装置计数器
公开(公告)号：JPS5758277A
公开(公告)日：1982-04-07
申请号：JP13320780
申请日：1980-09-24
申请人： Canon Inc
发明人： HARIGAYA ISAO
IPC分类号： G11B27/10 , G11B27/34 , H03K23/66
CPC分类号： G11B27/34 , H03K23/665
摘要： PURPOSE:To correctly know the used anount of recording media even when a plural number of recordung media are removed or reloaded, by making an arrangement so that counting of used amount of media may be made continuously even when the recording medium is switched to another one. CONSTITUTION:Contents of counters 13-16, 17-20, and 21-24 are input into comparators 33-36 after selected at multiplexers 29-32 by selecting contact points of a rotary switch 3, and compared with the content of digital switches 25-28. When those two inputs coincide, an NAND gate 45 outputs an L-level and counting of the counters is stopped. The inverse signal of an inverter at this time is input into an AND gate 49, and, when the recording medium is removed, the output of the gate 49 is inversed by receiving the signal generated from a switch 52 and the AND and the counters are reset. When a medium is removed while it is used, the output of the gate 49 will not be inversed even when a switch 50 is turned on, and, therefore, the counters are not reset. Therefore, the content at the time of removal of the medium is stored and maintained.
摘要翻译：目的：即使当多个记录介质被移除或重新加载时，即使在将记录介质切换到另一个记录介质时，也可以连续地对连续使用的介质进行计数，以便正确地知道所使用的记录介质，。规定：通过选择旋转开关3的接点，在多路复用器29-32中选择计数器13-16,17-20和21-24的内容被输入到比较器33-36中，并与数字开关25的内容进行比较 -28。当这两个输入一致时，与非门45输出L电平，停止对计数器的计数。此时的反相器的反相信号被输入到与门49中，并且当记录介质被去除时，门49的输出通过接收从开关52产生的信号和AND并且计数器是重启。当使用介质时，即使开关50接通，门49的输出也不会反转，因此计数器不被复位。因此，存储和维持去除介质时的内容。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式