专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2016020895A 補正演算回路、信号処理装置审中-公开
标题翻译：正确的算术电路和信号处理装置
公开(公告)号：JP2016020895A
公开(公告)日：2016-02-04
申请号：JP2015077389
申请日：2015-04-06
申请人：ローム株式会社
发明人：三嶋一馬
IPC分类号： G01D3/028
CPC分类号： G06F17/10 , H03K19/00369 , H03K23/665
摘要：【課題】小規模で使用温度域の広い補正演算回路を提供する。また、高精度の発振器を必要としない信号処理装置を提供する。【解決手段】補正演算回路100は、特定温度での入力信号特性と特定入力信号での温度特性に応じて入力信号のオフセット温度特性を補正するオフセット温度特性補正部を有する。信号処理装置10は、入力信号S5に応じたパルスカウント数設定信号S6を生成するパルスカウント数設定回路200と、パルスカウント数設定信号S6に応じて基準クロック信号CLKのパルス数をカウントすることによりパルス信号S7を生成するパルス生成部15を有する。パルスカウント数設定回路200は、パルス信号S7の周波数温度特性をキャンセルするようにパルスカウント数設定信号S6を補正する。【選択図】図1
摘要翻译：要解决的问题：提供可用于宽温度范围的小规模校正运算电路和不需要高精度振荡器的信号处理装置。解决方案：校正运算电路100具有校正偏移温度特性的偏移温度特性校正器输入信号根据输入信号特性在特定温度和温度特定的特定输入信号。信号处理装置10具有产生与输入信号S5匹配的脉冲计数值设定信号S6和产生脉冲信号S7的脉冲发生器15的脉冲计数值设定电路200，通过对基准时钟信号CLK 根据脉冲计数设定信号S6。脉冲计数设定电路200对脉冲数设定信号S6进行校正，以取消脉冲信号S7的频率 - 温度特性。图1

2. 发明专利

JPS5912635A Variable frequency divider 失效
标题翻译：可变频分频器
公开(公告)号：JPS5912635A
公开(公告)日：1984-01-23
申请号：JP12340382
申请日：1982-07-13
申请人： Mitsubishi Electric Corp
发明人： AOU KAZUHIRO
IPC分类号： H03K23/66
CPC分类号： H03K23/665
摘要： PURPOSE:To attain a frequency division without using a preset dividing frequency when the frequency dividing number is used fixedly, by constituting a shift register so that a serial input and a parallel input of dividing frequency data can be inputted by switching. CONSTITUTION:An output of NAND circuits 12a, 12b go to a high potential when a switching signal PT is at a low potential, a required dividing frequency is inputted to the shift register circuit 10 with an input of serial dividing frequency data DS and a dividing frequency data transfer clock signal PCK, and the frequency is latched 2 with a strobe signal S and a counter circuit 1 performs the frequency division as conventional. When the signal PT is at a high potential, the input of parallel frequency division data DP is set to an FF11 via an inverter 13 and the circuits 12a, 12b, and the input of the data DP becomes an output of the circuit 10 as it is independently of the data DS and the signal PCK. Further, the output of the circuit 10 is outputted to the circuit 1 as it is with an OR circuit 6, because the circuit 2 is independent of the signal S and the signal PT is at a high potential.
摘要翻译：目的：通过构成移位寄存器，通过切换来输入分频数据的串行输入和并行输入，能够在不使用预分频的情况下进行分频。构成：当开关信号PT处于低电位时，NAND电路12a，12b的输出变为高电位，所需的分频被输入到移位寄存器电路10，并输入串行分频数据DS和分频频率数据传输时钟信号PCK，并且频率被锁存2与选通信号S，并且计数器电路1如常规执行分频。当信号PT处于高电位时，并联分频数据DP的输入经由反相器13被设置为FF11，电路12a，12b和数据DP的输入成为电路10的输出，因为它独立于数据DS和信号PCK。此外，由于电路2独立于信号S并且信号PT处于高电位，所以电路10的输出原样与OR电路6输出到电路1。

3. 发明专利

JPS5721134B2 JPS5721134B2 - 失效
公开(公告)号：JPS5721134B2
公开(公告)日：1982-05-06
申请号：JP10447475
申请日：1975-08-28
IPC分类号： H03K5/00 , G01R21/133 , H03K23/66
CPC分类号： G01R21/1333 , G01R21/1338 , H03K23/665

5. 发明专利

JPS6123896B2 JPS6123896B2 - 失效
公开(公告)号：JPS6123896B2
公开(公告)日：1986-06-07
申请号：JP14774177
申请日：1977-12-10
申请人： Nippon Electric Co
发明人： ICHIDA KENJI
IPC分类号： H03K23/66
CPC分类号： H03K23/665

6. 发明专利

JPS5916427A Programmable frequency generator 失效
标题翻译：可编程频率发生器
公开(公告)号：JPS5916427A
公开(公告)日：1984-01-27
申请号：JP12636482
申请日：1982-07-19
申请人： Matsushita Electric Ind Co Ltd
发明人： DEGUCHI TAKASHI , KAMIYAMA KAZUMI , TADAMATSU HIDEKAZU
IPC分类号： G05B19/02 , H02M7/48 , H03K21/00 , H03K23/66
CPC分类号： H03K23/665
摘要： PURPOSE:To improve the degree of freedom of a frequency dividing ratio, by using a divided frequency by means of a microcomputer for a comparatively low frequency, in generating an optional frequency at a programmable frequency generator. CONSTITUTION:A frequency fosc generated from a reference frequency oscillator 1 is inputted to a CLK terminal of a programmable counter 2, and an address code is inputted from outputs O0-O7 of the microcomputer 3 to address inputs P0-P7 to determine the frequency dividing ratio. A direct output of the counter 2 is f1 and an output of a binary counter 4 incorporated in the counter 2 is f2 and it is inputted to an interruption input I0. An output frequency-dividing the output f2 with the software of the computer 3 is f3 and the final frequency output fOUT is outputted selectively via a selecting output circuit 5 designated at output terminals O01-O03 of the computer 3 with the frequency range.
摘要翻译：目的：为了提高分频比的自由度，通过以较低频率的微机使用分频，在可编程频率发生器产生可选频率。构成：将从参考频率振荡器1产生的频率fosc输入到可编程计数器2的CLK端子，并且将地址码从微计算机3的输出O0-O7输入到地址输入P0-P7以确定分频比。计数器2的直接输出为f1，并入计数器2中的二进制计数器4的输出为f2，并输入到中断输入端I0。用计算机3的软件对输出f2进行分频输出为f3，并且通过在频率范围内由计算机3的输出端子O01-O03指定的选择输出电路5选择性地输出最终频率输出fOUT。

7. 发明专利

JPS592441A Frequency divider 失效
标题翻译：频率分配器
公开(公告)号：JPS592441A
公开(公告)日：1984-01-09
申请号：JP10976082
申请日：1982-06-28
申请人： Nec Corp
发明人： HOTSUTA TOSHITSUNE
IPC分类号： H03K23/66
CPC分类号： H03K23/665
摘要： PURPOSE:To eliminate the need for the addition of a counter, even if the frame is long, by opening a gate with a final frequency dividing value, when a desired period is larger than the maximum frequency dividing value, in a frequency divider used for the production of a frame pulse. CONSTITUTION:An operating circuit 26 stores a variable M in its inside and the initial value of the variable M is taken as the final frequency dividing ratio N. The operating circuit 26 references the variable M in synchronizing with the count end pulse outputted from the counter 21, feeds the next calculating value, subtracts the preset value given from the variable M to counters 21-23 so that the period N in total is counted at the counters 21-23. When the variable M is M>2L, the counters 21-23 feed a preset value being the period L, and when M
摘要翻译：目的：为了消除增加计数器的需要，即使帧长，通过打开具有最终分频值的门，当期望的周期大于最大分频值时，在用于生成帧脉冲。构成：操作电路26将变量M存储在其内部，将变量M的初始值作为最终分频比N.操作电路26与从计数器输出的计数结束脉冲同步地参考变量M 如图21所示，馈送下一个计算值，将从变量M给出的预设值减去计数器21-23，使得在计数器21-23处对总计的周期N进行计数。当变量M为M> 2L时，计数器21-23输入周期为L的预设值，当M <= 2L时，计数器21-23输入预设值为周期M.分频器被控制为计数器的计数结束脉冲在周期N内仅外部输出一次。

8. 发明专利

JPS5758276A Counter of information record reproducing device 失效
标题翻译：信息记录重制装置计数器
公开(公告)号：JPS5758276A
公开(公告)日：1982-04-07
申请号：JP13319580
申请日：1980-09-24
申请人： Canon Inc
发明人： HARIGAYA ISAO
IPC分类号： G11B27/10 , G11B27/34 , H03K23/66
CPC分类号： H03K23/665 , G11B27/34
摘要： PURPOSE:To correctly know the used amount of recording media even when a plural number of recording media are removed or reloaded, by making an arrangement so that counting of used amount of media may be made continuously even when the recording medium is switched to another one. CONSTITUTION:The signal generated from recording media becomes one input of an AND gate 104 and the signal is input into counters 105-108. The content is always output from a Q-terminal and is input into comparators 109-112, a decoder for displaying, and multiplexers 117-120. This output is switched by a channel select switch 152 and input and stored in any one of memories 125-128, 129-132, and 133-136. When the content of the counters completely coincide with the content of digital switches 121-124, the counts are stopped by a coincidence signal from an NAND gate 142. When the recording medium is removed, a switch 103 is turned on and an AND gate 147 outputs an H-level, and then, the content of counters 105-108 is cleared. When another switch 102 is switched, the content of the memories is selected and loaded on the counters.
摘要翻译：目的：即使当多个记录介质被移除或重新加载时，即使在将记录介质切换到另一个记录介质时也可以连续地对连续使用的介质进行计数，即使正确地知道记录介质的使用量。构成：从记录介质产生的信号成为与门104的一个输入，信号被输入到计数器105-108中。内容总是从Q端子输出，并被输入到比较器109-112，用于显示的解码器和多路复用器117-120。该输出由通道选择开关152切换并输入并存储在存储器125-128,129-132和133-136中的任何一个中。当计数器的内容与数字开关121-124的内容完全一致时，通过与非门142的一致信号停止计数。当记录介质被去除时，开关103被导通，与门147 输出H电平，然后清除计数器105-108的内容。当切换另一个开关102时，存储器的内容被选择并加载在计数器上。

9. 发明专利

JP2010529723A Frequency synchronization system and frequency synchronization method 有权
公开(公告)号：JP2010529723A
公开(公告)日：2010-08-26
申请号：JP2010509646
申请日：2008-05-29
申请人：クリーアセミコンダクターコーポレーションKleer Semiconductor Corporation
发明人：ジェアンポールデクルーエナエーレ , アニタネザートン , ラルフメイソン
IPC分类号： H03L7/06
CPC分类号： H03K5/135 , H03K23/665 , H03L7/091 , H03L7/181
摘要：局部発振器からの局部信号と遠隔発振器からの基準クロック信号の間で周波数を同期させるデジタル周波数ロックループに関連するシステムおよび方法。基準カウンタは、基準クロック信号内のパルスごとにその計数を増分する。基準カウンタ内の値は、設定可能な基準値と比較される。基準カウンタ値と基準値の一致が発生するたびに、ヒット信号が生成され、基準カウンタ値が再初期化される。上記と同時に、局部信号からのパルスごとにフィードバックカウンタが増分される。ヒット信号が生成されると、フィードバックカウンタ内の値が設定可能なフィードバック値と比較（減算による）されて、差の値を生成する。次いで差の値が、局部発振器の周波数を増大または減少させるのに使用するための周波数調整信号に変換される。ヒット信号はまた、フィードバックカウンタを再初期化する。
【選択図】図２

10. 发明专利

JP2008545320A Other bit programmable divider 审中-公开
公开(公告)号：JP2008545320A
公开(公告)日：2008-12-11
申请号：JP2008519119
申请日：2006-06-30
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
发明人：ウェンイーソン , ヨールデンスヘーティヤン
IPC分类号： H03K21/00 , H03K23/64
CPC分类号： H03K23/665 , H03K23/425 , H03K23/542
摘要：他ビットで、プログラマブルな、モジュール式デジタル分周器は、入力周波数をｍビットの整数除数で除算し、出力周波数を生成する。整数除数は各出力クロックの終了時に、除数入力によって、フリップフロップ段の数ｍを再初期化する。各除数ビットは、クロック出力によって制御されるそれぞれのデータマルチプレクサを通じて、Ｄ入力へとゲートされる。実行／初期化モードコントローラは入力周波数を受信し、除算された出力周波数を生成し、再初期化のタイミングを制御する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式