专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JP2016508312A 同期型デジタルシステムにおけるチップ間通信のための多重周波数クロックスキュー制御有权
标题翻译：多频时钟偏移对于芯片之间的通信控制的同步数字系统
公开(公告)号：JP2016508312A
公开(公告)日：2016-03-17
申请号：JP2015548013
申请日：2013-12-13
申请人：コーヒレント・ロジックス・インコーポレーテッド
发明人：ドブス，カール・エス , トロシーノ，マイケル・アール , フォークナー，ケネス・アール , シュレッペル，クリストファー・エル
IPC分类号： H04L7/00 , G06F1/10 , G06F1/12 , H04L7/033
CPC分类号： G06F1/12 , G06F1/04 , G06F1/08 , G06F1/10 , G06F1/324 , G06F11/1604 , G06F21/75 , H03K3/0315 , H03L7/06 , H03L7/08 , H03L7/085 , Y02D10/126
摘要：構成部品であるチップ間の多重レート同期通信を実施できる多重チップ装置の実施形態を開示する。各チップは共通のクロック基準信号を受信してよく、上記クロック基準信号に応じて内部クロック信号を生成してよい。クロック分配ツリー及び位相ロックループを用いて、チップ外周縁のI/O回路構成における内部クロックスキューを生成できる。各チップはまた、受信したクロック基準信号に対して位相整列された内部同期信号を生成してよい。各チップはそれぞれの同期信号を用いて、ソフトウェア選択可能な周波数が低下したクロック信号をチップのI/Oセルに提供する複数のクロック分割器を同期させることができる。このようにして、複数のチップの上記周波数が低下したクロック信号は、低スキュー内部クロック信号に対してエッジ整列され、また共通のクロック基準信号に対して位相整列され、これによって、上記複数のチップのI/Oセルに、多重レートにおける低クロックスキューの同期通信を実施させることができる。【選択図】図7
摘要翻译：它公开了一种能够组件芯片之间执行多速率同步通信的多芯片器件的实施例。每个芯片可以接收公共时钟基准信号响应于时钟参考信号可以产生内部时钟信号。使用时钟分配树和锁相环可产生在芯片中的外周缘的I / O电路的内部时钟偏差。每个芯片还可以产生相位对准内部同步信号到接收到的时钟参考信号。使用每一个同步信号中的每一个芯片，也可以所述多个时钟分频器，其将时钟信号提供软件可选择的频率已降低到芯片的I / O单元的同步。以这种方式，从该频率在多个芯片减少所述时钟信号是具有低歪斜内部时钟信号边沿对准，并且相对准到公共时钟基准信号，由此所述多个芯片所述I / O单元，因此能够实现在多种费率低时钟偏移的同步通信。点域7

12. 发明专利

JP5880603B2 クロック発生装置、サーバシステムおよびクロック制御方法有权
标题翻译：时钟产生装置，服务器系统和时钟控制方法
公开(公告)号：JP5880603B2
公开(公告)日：2016-03-09
申请号：JP2014055794
申请日：2014-03-19
申请人：日本電気株式会社
发明人：丹野祐樹
IPC分类号： G06F1/04
CPC分类号： H04L7/0016 , G06F1/12 , H04J3/0688 , H04L7/0083

13. 发明专利

JP5869134B2 非同期ハンドシェイクベースの相互接続のためのシステムおよび方法有权
标题翻译：系统和方法，用于异步握手基于互连
公开(公告)号：JP5869134B2
公开(公告)日：2016-02-24
申请号：JP2014532034
申请日：2012-09-21
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：ベンカトラマン、スブラマニアン , レビン、ジェフリー・アレキサンダー
IPC分类号： H04L25/32 , H04L25/30
CPC分类号： G06F1/12

15. 发明专利

JP2015527639A クロック・ドメイン間のデータ転送有权
标题翻译：时钟域之间的数据传输
公开(公告)号：JP2015527639A
公开(公告)日：2015-09-17
申请号：JP2015519326
申请日：2013-06-20
申请人：ノルディックセミコンダクタアーエスアーNordic Semiconductor ASA , ノルディックセミコンダクタアーエスアーNordic Semiconductor ASA
发明人：バッカイェアルテ、マルクス , バッカイェアルテ、マルクス , ヴァンヴィックヴェノス、アルネ , ヴァンヴィックヴェノス、アルネ
IPC分类号： G06F1/12 , H03K5/00
CPC分类号： G06F1/12 , G06F1/10 , G06F5/06
摘要：データ信号(sig_fast)を第1クロック・ドメイン(4)から第2クロック・ドメイン(8)へ転送するシステム(1)で、第1クロック・ドメイン(4)が第2クロック・ドメイン(8)内の第2クロック(ck_slow)よりも高い周波数の第1クロック(ck_fast)を有する。システム(1)は、第1クロック・ドメイン(4)からの入力信号(sig_fast)を受信する信号入力部(10)と、第2クロック(ck_slow)が次の遷移から離れた自サイクルの一期間にあるかどうかを確認する確認手段(16,18)と、該確認手段(16,18)が、第2クロック(ck_slow)が次の遷移から離れた自サイクルの一期間にあると判断する場合、入力信号(sig_fast)を第2クロック・ドメイン(8)に転送する手段(22)とを有する。確認手段(16,18)のクロックは第1クロック(ck_fast)から供給される。【選択図】図1
摘要翻译：用于从第一时钟域（4）传送数据信号（Sig_fast）向第二时钟域（8），所述第一时钟域的系统（1）（4）所述第二时钟域的（8）在第二时钟（ck_slow）第一时钟频率比（ck_fast）更高。系统（1）包括：信号输入单元，用于从第一时钟域（4）（sig_fast）（10），一个周期的自己的周期的第二时钟（Ck_slow）的时间接收输入信号是远离下一个过渡和确认的装置（16，18），以检查是否一个，如果所述检测装置（16，18），第二时钟（Ck_slow）被确定为在一个周期的自己的周期的时间从下一个过渡远和装置（22），用于将输入信号（Sig_fast）转移到第二时钟域（8）。时钟检测装置（16，18）从第一时钟（Ck_fast）提供。点域1

16. 发明专利

JP2015525507A マルチフォーマットオーディオシステムにおけるロック保証のための確率的方法に基づく汎用同期エンジン审中-公开
标题翻译：基于对多格式音频锁定系统保证概率方法一般同步引擎
公开(公告)号：JP2015525507A
公开(公告)日：2015-09-03
申请号：JP2015514293
申请日：2013-03-14
申请人：ブラックベリーリミテッド , ブラックベリーリミテッド
发明人：ジェンスクリスチャンポールセン， , ジェンスクリスチャンポールセン，
IPC分类号： H04L7/04
CPC分类号： G06F13/3625 , G06F1/12 , H04J3/06 , H04L1/1607 , H04L7/041 , H04L7/042 , H04L7/048 , H04L7/10 , H04L2001/0094
摘要：統一バス通信プロトコルを使用して通信するマスタデバイスにスレーブデバイスを同期化するための技法またはそのある側面に関係する種々の実施形態が本明細書で説明される。一実施例では、本方法は、統一バス通信プロトコルに対して第1の動作モードを仮定することと、第1の動作モードに従って、伝送されているデータの中の1つ以上の場所で同期化パターンを検索することと、動作モードに対する少なくとも1つの同期化規則に従って、場所が特定された同期化パターンが検証された場合に同期化を取得することとを含み得、仮定された第1の動作モードに基づいて、同期化が取得されない場合、統一バス通信プロトコルに対して第2の動作モードが仮定され、検索および取得することが、第2の動作モードに従って、伝送されているデータ上で実行される。
摘要翻译：相关技术或方面中对从设备同步到主设备使用统一的总线通信协议来进行通信各种实施例在本文中描述。在一个实施方案中，该方法包括假设相对于所述统一总线通信协议的第一操作模式下，根据所述第一操作模式中，与所述数据的一个或多个位置的同步传输和搜索模式，根据用于操作模式的至少一个同步规则，包括与获取同步时的同步模式位置被识别被验证，假设第一操作基于模式中，如果没有获取同步，假定统一总线通信协议第二操作模式为，搜索和检索，根据第二操作模式，在发送的数据进行是的。

17. 发明专利

JP2015148889A クロック生成方法およびクロック生成回路有权
标题翻译：时钟生成方法和时钟发生电路
公开(公告)号：JP2015148889A
公开(公告)日：2015-08-20
申请号：JP2014020557
申请日：2014-02-05
申请人：株式会社メガチップス
发明人：鰐渕智弘
IPC分类号： H03K5/15 , G06F1/10 , G06F1/08
CPC分类号： H03L7/18 , G06F1/08 , G06F1/10 , H03K5/153 , G06F1/12 , H03K23/66
摘要：【課題】分周クロックの分周比が変わった場合であっても、制御回路が機能モジュールと正しく通信を行って、その動作を制御することができるクロック生成回路を提供する。【解決手段】クロック生成回路は、分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成する可変分周回路と、ソースクロックに同期して、可変分周クロックをあらかじめ設定された最大クロック数だけ遅延した第1の遅延クロックを生成し、第1の遅延クロックを制御回路に供給する第1のクロック同期回路と、ソースクロックに同期して、可変分周クロックをそれぞれ最大クロック数だけ遅延した1以上の第2の遅延クロックを生成し、1以上の第2の遅延クロックのそれぞれを、1以上の機能モジュールのそれぞれに供給する1以上の第2のクロック同期回路とを備える。【選択図】図1
摘要翻译：要解决的问题：提供一种能够通过允许控制电路适当地执行与功能模块的通信来控制操作的时钟发生电路，即使分频时钟的分频比改变。解决方案：时钟产生电路包括：可变分频电路，用于产生通过根据分频比设置信号对源时钟进行分频而获得的可变分时钟; 第一时钟同步电路，用于产生通过与源时钟同步地将可变分时钟延迟预设的最大数量的时钟而获得的第一延迟时钟，以及用于将第一延迟时钟提供给控制电路; 以及至少一个第二时钟产生电路，用于产生至少一个第二延迟时钟，所述至少一个第二延迟时钟通过将可变分时钟延迟与源时钟同步的最大数量的时钟而获得，并且用于将至少一个第二延迟时钟中的每一个提供给至少一个功能模块。

18. 发明专利

JP5739102B2 同期化結晶発振器ベースのクロックを採用するシステム有权
标题翻译：系统采用基于振荡器同步晶体时钟
公开(公告)号：JP5739102B2
公开(公告)日：2015-06-24
申请号：JP2010015617
申请日：2010-01-27
申请人：シンク−ン−スケールエルエルシー , Sync−n−Scale,LLC
发明人：ロマンボロディツキー , ジョルジゴメス
IPC分类号： H03K5/15 , H03K19/0175 , H03K3/03 , H03K5/00
CPC分类号： H03L7/00 , G06F1/10 , G06F1/12 , H03B5/30

19. 发明专利

JP5722990B2 計算機システム、計算機時刻管理方法有权
标题翻译：计算机系统，计算机的时间管理方法
公开(公告)号：JP5722990B2
公开(公告)日：2015-05-27
申请号：JP2013502096
申请日：2011-03-01
申请人：株式会社日立製作所
发明人：森田真一郎
IPC分类号： G06F9/445 , G06F1/14
CPC分类号： G06F1/14 , G06F1/12

20. 发明专利

JP5707477B2 同期化システム用結晶ベース発振器有权
标题翻译：对于基于晶体的振荡器同步系统
公开(公告)号：JP5707477B2
公开(公告)日：2015-04-30
申请号：JP2013245030
申请日：2013-11-27
申请人：シンク−ン−スケールエルエルシー , Sync−n−Scale,LLC
发明人：ロマンボロディツキー , ジョルジゴメス
IPC分类号： H03B5/32 , H03L7/00 , H03K3/03 , H03L7/24
CPC分类号： H03B5/364 , G06F1/04 , G06F1/12 , H03B2200/0074

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式