专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6419981B2 システム内のグローバルクロックの提供方法及び装置审中-公开
公开(公告)号：JP6419981B2
公开(公告)日：2018-11-07
申请号：JP2017542247
申请日：2015-10-23
申请人：武漢数字派特科技有限公司 , THE WUHAN DIGITAL PET CO., LTD
发明人：房磊 , 張博
IPC分类号： G04G5/00 , G06F1/10 , H04L7/00
CPC分类号： H04L7/0037 , G06F1/04 , G06F1/12 , H04B3/46 , H04J3/0638 , H04J3/0682 , H04L7/0008 , H04L7/10

2. 发明专利

JPWO2018051388A1 アナログ回路、位置指示器、及びシステム有权
公开(公告)号：JPWO2018051388A1
公开(公告)日：2018-09-13
申请号：JP2016076891
申请日：2016-09-13
申请人：株式会社ワコム
发明人：桂平勇次 , 小池健 , 原英之
IPC分类号： G06F3/041 , G06F3/044 , G06F3/03
CPC分类号： G06F1/12 , G06F1/24 , G06F3/03545 , G06F3/0383 , G06F3/0416 , G06F3/044
摘要：【課題】低消費電力かつノイズに強い位置指示器用のアナログ回路を提供する。【解決手段】本発明によるアナログ回路90は、静電結合により制御信号を受信する電極21に接続されたアナログ回路90であって、電極21により受信された制御信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出部71と、エッジ検出部71により検出された立ち上がりエッジ及び立ち下がりエッジに基づき、制御信号の波形を復元する波形復元部72とを含む。【選択図】図6

3. 发明专利

JP2018125813A クロック生成回路、シリアル・パラレル変換回路及び情報処理装置审中-公开
公开(公告)号：JP2018125813A
公开(公告)日：2018-08-09
申请号：JP2017018948
申请日：2017-02-03
申请人：富士通株式会社
发明人：リャンジョシュア , シェイクホレスラミアリ , 尾形祐紀 , 田村泰孝
IPC分类号： H03K5/00 , H03H21/00 , H04L7/033
CPC分类号： G06F1/12 , G06F13/122 , H03K5/01 , H03K19/23 , H03K2005/00058 , H03L7/093 , H04L1/205
摘要：【課題】制御ループの応答が振動的になることなく、高いデータレートを安定的に達成する。【解決手段】クロック生成回路1において、位相検出回路11は、クロックの位相が進み又は遅れであるかを示す第1位相検出信号を出力する。信号増幅回路12は、第1位相検出信号を増幅して第2位相検出信号を出力する。制御ループは、第2位相検出信号に基づいて、クロックの位相を調整して位相検出回路に出力する。自己相関回路20は第1位相検出信号を設定遅延量で遅延させて自己相関値を出力し、利得調整回路30は自己相関値が所定の目標相関値に一致するように利得を調整する。遅延量決定回路40は、第1位相検出信号を遅延させる遅延量の変化に応じて自己相関値が振動的に変化するときの自己相関値のピーク値に対応する遅延量を設定遅延量に決定する。【選択図】図4

4. 发明专利

JP6214008B2 時間認識デバイス間で時間情報を通信する方法および装置有权
公开(公告)号：JP6214008B2
公开(公告)日：2017-10-18
申请号：JP2014550780
申请日：2013-01-04
申请人：マーベルワールドトレードリミテッド
发明人：バネルジー、ラジャ , パンネル、ドナルド , ホ、ケン、キンワー , ヤン、ケン , ユー、マオ
IPC分类号： H04L7/00
CPC分类号： G06F1/12 , G06F1/04 , H04J3/0664 , H04J3/0667

5. 发明专利

JP6174291B1 アナログ回路、位置指示器、及びシステム有权
公开(公告)号：JP6174291B1
公开(公告)日：2017-08-02
申请号：JP2017525653
申请日：2016-09-13
申请人：株式会社ワコム
发明人：桂平勇次 , 小池健 , 原英之
IPC分类号： G06F3/03
CPC分类号： G06F1/12 , G06F1/24 , G06F3/03545 , G06F3/0383 , G06F3/0416 , G06F3/044
摘要：【課題】低消費電力かつノイズに強い位置指示器用のアナログ回路を提供する。【解決手段】本発明によるアナログ回路90は、静電結合により制御信号を受信する電極21に接続されたアナログ回路90であって、電極21により受信された制御信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出部71と、エッジ検出部71により検出された立ち上がりエッジ及び立ち下がりエッジに基づき、制御信号の波形を復元する波形復元部72とを含む。【選択図】図6

6. 发明专利

JP6166792B2 電力管理有权
公开(公告)号：JP6166792B2
公开(公告)日：2017-07-19
申请号：JP2015551825
申请日：2014-01-07
申请人：マイクロンテクノロジー, インク.
发明人：ハ,チャンワン , ティエン,ハーン , カン,ジョン
IPC分类号： G06F12/00
CPC分类号： G06F1/324 , G06F1/12 , G06F1/3237 , G06F1/3275 , G06F13/1673 , G11C7/1015 , G11C7/222 , Y02B60/1221 , Y02B60/1225 , Y02B60/1228 , Y02B70/12 , Y02B70/123 , Y02B70/126 , Y02D10/128 , Y02D10/13 , Y02D10/14

7. 发明专利

JP2017104013A 保護継電システム审中-公开
公开(公告)号：JP2017104013A
公开(公告)日：2017-06-08
申请号：JP2017046392
申请日：2017-03-10
申请人：株式会社東芝
发明人：河原田明 , 森貴弘 , 犬飼道彦 , 杉浦秀昌 , 西田知敬
IPC分类号： H02H3/02 , H02H3/28
CPC分类号： H02H1/0092 , G05B15/02 , G06F1/12 , G06F7/582 , H02H3/28 , H02H7/261
摘要：【課題】本発明の実施形態は、装置間の高精度な時刻同期を実現可能な保護継電システムを提供することを目的とする。【解決手段】本発明の実施形態は、電力系統の電気量データに基づいて電力系統の保護を行う保護継電装置を複数備え、前記保護継電装置間はネットワーク用いて通信を行う保護継電システムにおいて、前記保護継電装置は、電力系統の電気量をサンプリングするタイミングを定期的に刻むクロック部と、前記クロック部が刻むタイミングに合わせてサンプリングされた前記電気量データと、および前記ネットワークを介して他の保護継電装置から受信した電気量フレームに格納された電気量データと、に基づいてリレー演算を行うリレー演算部と、前記保護継電装置間の伝送遅延時間が最小となる同期フレームの送信タイミングを検索し、検索した前記送信タイミングに基づいて前記同期フレームを送信するタイミングを決定する同期フレーム処理部と、を備える。【選択図】図5

8. 发明专利

JP2017101932A 計時装置、電子機器、及び、移動体审中-公开
公开(公告)号：JP2017101932A
公开(公告)日：2017-06-08
申请号：JP2015232819
申请日：2015-11-30
申请人：セイコーエプソン株式会社
发明人：神山正之 , 米山剛 , 白鳥透
IPC分类号： G04G99/00 , G04G3/02
CPC分类号： G06F1/12 , G06F1/14 , G06F2221/2151
摘要：【課題】簡単な回路構成によって消費電流も殆ど増加させずに1/1000秒単位の計時動作を可能とする計時装置を提供する。【解決手段】この計時装置は、1/100秒単位の計時動作を行うために、クロック信号のパルスに同期してカウント動作を行うことにより、各々のカウントサイクルにおいて、十進数の「0」から「39」までを表す6ビットのカウント値を生成するカウンター41aと、カウンターによって生成されるカウント値の上位4ビットを、1/1000秒単位の時刻を表す4ビットの計時データとして出力する出力制御回路41bとを備える。【選択図】図4

9. 发明专利

JPWO2014132843A1 信号処理装置および信号処理方法审中-公开
标题翻译：信号处理装置和信号处理方法
公开(公告)号：JPWO2014132843A1
公开(公告)日：2017-02-02
申请号：JP2015502876
申请日：2014-02-18
申请人：学校法人早稲田大学
发明人：又華史 , 又華史 , 望戸川 , 望戸川 , 政生柳澤 , 政生柳澤 , 博昭五十嵐 , 博昭五十嵐
IPC分类号： H03K5/19
CPC分类号： G06F1/12 , H03K5/1534
摘要：論理回路における最終的な処理結果を事後的に解析することなく、論理回路の処理の途中段階で、論理回路が正しいタイミングで動作しているか否かを推測できる信号処理装置および信号処理方法を提案する。信号処理装置(1)では、乗算器(4)において処理途中の段階でデータ(D)がクロック信号(CK)に対して既にタイミングがずれていれば、乗算器(4)が想定した時間(この場合、1クロックの周期12[ns])内に演算処理が終了し得ないと推測でき、かくして乗算器(4)における最終的な演算処理結果を事後的に解析することなく、乗算器(4)の演算処理の途中段階で、乗算器(4)が正しいタイミングで動作しているか否かを推測できる。
摘要翻译：而不回顾性分析中的逻辑电路的最后处理结果，在逻辑电路的处理的中间阶段，它提出了一种信号处理装置和信号处理方法可以猜测逻辑电路是否在正确的定时操作到。在在该工艺步骤的中间的信号处理装置（1），乘法器（4）数据（D），如果已经移位相对定时到时钟信号（CK），乘法器（4）假设在时间（在这种情况下，可以在不能完成在一个时钟周期12 [NS]中）假设处理，因而乘法器（不回顾性分析在4最后的计算结果），乘法器（在4计算处理）的中间阶段，可以推定乘法器（4）是否在正确的定时操作。

10. 发明专利

JP2016202608A 模型車両の分散型給電装置および制御システム有权
公开(公告)号：JP2016202608A
公开(公告)日：2016-12-08
申请号：JP2015088193
申请日：2015-04-23
申请人：株式会社トミーテック
发明人：佐藤守男
IPC分类号： A63H19/24
CPC分类号： A63H19/24 , A63H19/10 , G06F1/06 , G06F1/12 , A63H2019/246
摘要：【課題】パルス幅変調を用いたセクション分割給電において、レイアウト全体における給電系の配線長を抑制しつつ、隣り合ったセクションを跨いで走行する際に生じる車両の意図しない急加速等を抑制する。【解決手段】給電装置6が備えるクロック生成部6fは、車両の車速を制御する上位装置から他の給電装置6と共に供給されるリセット信号RSに基づき位相が揃えられた内部クロックCLinを生成する。パルス幅変調部6cは、内部クロックCLinをカウントし、そのカウント値に基づいて、上位装置からの車速の指示に応じたパルス幅(デューティ比)を有するパルスを生成する。ドライバ6eは、パルス幅変調部6cによってパルス幅変調されたデューティ比を有するパルス状の駆動電圧を、自己に割り当てられたセクションに供給する。【選択図】図3

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式