专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JPWO2007013306A1 半導体論理回路装置のテストベクトル生成方法及びテストベクトル生成プログラム有权
公开(公告)号：JPWO2007013306A1
公开(公告)日：2009-02-05
申请号：JP2007528409
申请日：2006-07-12
申请人：国立大学法人九州工業大学
发明人：暁青温 , 暁青温 , 誠司梶原 , 誠司梶原
IPC分类号： G01R31/3183 , G01R31/28
CPC分类号： G01R31/3183 , G01R31/318547
摘要：各ビット順列のXタイプを判別する(ステップ301)。Xタイプ1つまり未確定ビットを含まないケース以外のXタイプが存在するときには、キャプチャクロックパルスC1,C2に対する総キャプチャ状態変化数TECTA1,TECTA2を計算する(ステップ303)。この結果、TECTA1>TECTA2のときには、キャプチャクロックパルスC1についてXタイプを選択し、第1のX埋込み処理を行う(ステップ305)。他方、TECTA1≦TECTA2のときには、キャプチャクロックパルスC2についてXタイプを選択し、第2のX埋込み処理を行う(ステップ306)。

12. 发明专利

JP2007528994A Method and structure for developing a test program for a semiconductor integrated circuit 有权
公开(公告)号：JP2007528994A
公开(公告)日：2007-10-18
申请号：JP2006519573
申请日：2005-05-23
申请人：株式会社アドバンテスト
发明人：エルストン、マーク , シング、ハーサンジート , プラマニック、アンカン , 善文田原 , 敏明足立
IPC分类号： G01R31/3183 , G01R31/319 , G06F11/26 , G06F17/50
CPC分类号： G01R31/31907 , G01R31/3183 , G01R31/318307 , G01R31/318342
摘要：モジュール式試験システム内のパターンオブジェクトファイルを管理するための方法が開示される。本方法は、モジュール式試験システムを配設することを含み、モジュール式試験システムは少なくとも１つのサイトコントローラを制御するためのシステムコントローラを備え、少なくとも１つのサイトコントローラは少なくとも１つの試験モジュールおよびその対応する被試験デバイス（ＤＵＴ）を制御する。本方法はさらに、ベンダ供給パターンコンパイラとモジュール式試験システムとの間に標準インターフェースを確立するためのオブジェクトファイル管理フレームワークを作成すること、パターンソースファイルを受信すること、オブジェクトファイル管理フレームワークを用いて、パターンソースファイルに基づいてパターンオブジェクトメタファイルを作成すること、及び、パターンオブジェクトメタファイルを用いて試験モジュールを通して被試験デバイスを試験することを含む。

13. 发明专利

JP2007514146A Pseudo-random verification of the device under test in the presence of a Byzantine failure 审中-公开
公开(公告)号：JP2007514146A
公开(公告)日：2007-05-31
申请号：JP2006541628
申请日：2004-11-19
申请人：ハネウェル・インターナショナル・インコーポレーテッド
发明人：ドリスコル，ケヴィン
IPC分类号： G01R31/319 , G01R31/3183 , G06F11/16
CPC分类号： G01R31/31835 , G01R31/3183 , G01R31/318385 , G01R31/31919
摘要：本発明は、ビザンチン故障が存在する状況での、被試験デバイス（ＤＵＴ）の証明されたカバレッジを提供する方法および装置を記載する。一実施形態では、１つの入力および複数の冗長出力を有するＤＵＴを試験する方法が提供される。この方法は、ある期間にわたって不定論理範囲を一般に規定する試験サンプル点の論理試験グリッドを規定すること、各試験サンプル点および試験サンプル点のあらゆるシーケンシャルな組合せを経験させるように設計された複数の擬似乱数試験波形を生成すること、その複数の擬似乱数試験波形をＤＵＴの入力に結合させること、ＤＵＴの入力に結合された複数の擬似乱数試験波形のそれぞれについて、ＤＵＴの複数の冗長出力を読取ること、およびＤＵＴの複数の冗長出力の観測に基づいて、不定論理範囲におけるＤＵＴのカバレッジの証明を確定することを含む。

14. 发明专利

JP3878236B2 Flip-flop controller 失效
公开(公告)号：JP3878236B2
公开(公告)日：2007-02-07
申请号：JP994596
申请日：1996-01-24
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：甲周文 , 赫庠權 , 成來趙
IPC分类号： G01R31/28 , G01R31/3183 , G01R31/3185 , H03K3/037 , H03K19/00 , H03K19/0175
CPC分类号： G01R31/3183 , G01R31/318552 , G01R31/318555 , G06F2201/88 , H03K3/037

15. 发明专利

JP2006252267A Circuit for system verification 审中-公开
标题翻译：用于系统验证的电路
公开(公告)号：JP2006252267A
公开(公告)日：2006-09-21
申请号：JP2005068965
申请日：2005-03-11
申请人： Oki Electric Ind Co Ltd , 沖電気工業株式会社
发明人： ISHIDA KEITARO
IPC分类号： G06F13/00 , G06F11/22
CPC分类号： G01R31/3183 , G01R31/3187 , G01R31/31907
摘要： PROBLEM TO BE SOLVED: To execute certainly verification of complicated system operation by holding access patterns of all bus-masters which can be realized in a bus protocol. SOLUTION: A circuit of this invention is provided with a master 12 for test which outputs test patterns for operation verification toward slaves to a system bus 16 and receives response signals from the slaves, a means 13a which holds test patterns and corresponding expected values, and a comparison means 13b; and is also provided with a BIST (Built-in Self-test) and memory circuit 13 having a function which compares the response signals from the slaves at the time when the test patterns are outputted through the master for test 12 with the expected values, and a BIST interface circuit 14 for inputting the test patterns and the expected values to the holding means through an external interface 15. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：通过保持可以在总线协议中实现的所有总线主机的访问模式来执行复杂系统操作的肯定验证。解决方案：本发明的电路设置有用于测试的主机12，其将用于向从机操作验证的测试模式输出到系统总线16并且接收来自从机的响应信号，保持测试模式的装置13a和相应的预期值和比较装置13b; 并且还设置有BIST（内置自检）和存储电路13，该电路具有将测试图案通过测试用主器件输出的来自从机的响应信号与预期值进行比较的功能，以及BIST接口电路14，用于通过外部接口15将测试图案和期望值输入到保持装置。版权所有（C）2006，JPO＆NCIPI

16. 发明专利

JP2005524852A Tester system with a multi-purpose memory 审中-公开
公开(公告)号：JP2005524852A
公开(公告)日：2005-08-18
申请号：JP2004503979
申请日：2003-05-08
申请人：エヌピーテスト, インコーポレイテッド
发明人：バーネル，ジー．ウェスト， , ジェイミー，エス．カレン，
IPC分类号： G01R31/3181 , G01R31/3183 , G01R31/319 , G11C29/56
CPC分类号： G11C29/56004 , G01R31/31813 , G01R31/3183 , G01R31/31921 , G11C29/56
摘要：集積回路（７０）を試験する機器（１０）は、試験用装置（７０）に接続可能である出力チャネル（５０）を有するシーケンス制御ロジックユニット（２０）と、各データセットが出力チャネルへ出力するためのテストパターンを決定するためシーケンス制御ロジックユニット（２０）により使用される少なくとも２タイプのデータセット（６０ｂ，６０ｃ，．．）を格納するためのメモリ（６０）とを含む。

17. 发明专利

JP5590215B2 Termination circuit, semiconductor device and test system 有权
公开(公告)号：JP5590215B2
公开(公告)日：2014-09-17
申请号：JP2013504401
申请日：2011-03-16
申请人：富士通株式会社
发明人：俊秀鈴木 , 陽一川野
IPC分类号： H03K19/0175 , G01R31/28 , H03H11/28
CPC分类号： G01R31/3183 , G01R31/2822 , H03F1/56 , H03F2200/387 , H03H11/30 , H03K17/161 , H04B1/0458 , H04L25/0278 , H04L25/0298

18. 发明专利

JP4488595B2 Test pattern generation method 有权
公开(公告)号：JP4488595B2
公开(公告)日：2010-06-23
申请号：JP2000171765
申请日：2000-06-08
申请人：株式会社アドバンテスト
发明人：隆弘山口 , 雅裕石田
IPC分类号： G01R31/3183 , G01R31/28 , G01R31/3181 , G01R31/319
CPC分类号： G01R31/2882 , G01R31/31813 , G01R31/3183 , G01R31/318328 , G01R31/31917 , G06F11/263

19. 发明专利

JP2009544012A System and method for performing the processing in the test system 审中-公开
公开(公告)号：JP2009544012A
公开(公告)日：2009-12-10
申请号：JP2009519634
申请日：2007-07-10
申请人：アステリオン・インコーポレイテッドAsterion, Inc.
发明人：アダム，ショーン・パトリック , カマルゴ，ジョージ , ブランカ，バリー・エドワード , ヘルム，スティーブン・エス , レホウィクツ，レシェク・ヤヌシュ
IPC分类号： G01R31/28
CPC分类号： G01R31/2834 , G01R31/3181 , G01R31/3183
摘要：試験システムで処理を実行するためのシステムおよび方法を提供する。自動試験を実行する試験プログラムを開発するため、柔軟なプラットフォームを提供する。かかるプラットフォームにおいては、テスタとその計器をテスタオペレーティングシステムから分離することで、どんなテスタオペレーティングシステムでも使用することが可能となる。別の実装例においては、プラットフォームのユーザ層をアーキテクチャの物理層から分離することで、ハードウェアから独立した試験プログラムを作成し、異なる試験ハードウェアおよびソフトウェアを備える異なるテスタで同試験プログラムを使用することが可能となる。別の実装においては、試験プログラムの実行をテスタプラットフォームオペレーティングシステムから分離することで、試験プログラムがテスタプラットフォームから独立して機能することが可能となる。別の実施形態においては、新たなソフトウェア、ハードウェア、および／または機能がプラットフォームに追加される場合でもファンクションを追加するだけで、ファンクションに至る既存のリンクを断絶せずに継続的試験システム動作を保証する機能をプラットフォーム上で実装する。この試験システムには非決定性コンピュータシステムを盛り込むことができる。試験システムの一例においては、非決定性コンピュータシステムによって遂行される１つ以上のコンピュータ命令の実行を、一定の実行時間内に実行するよう強制する。コンピュータ命令の実行を一定の実行時間にわたって遂行するため、必要とあらば決定性エンジンが待機し、この待機時間は可変である。実行時間は一定だから、その実行は決定性であり、決定性の挙動を必要とする用途に使用できる。例えば、自動試験装置（ＡＴＥ）用途でかかる決定性エンジンを使用できる。

20. 发明专利

JP2009064425A Method and system for performing installation and configuration management of tester instrument module 审中-公开
标题翻译：用于执行测试仪器模块的安装和配置管理的方法和系统
公开(公告)号：JP2009064425A
公开(公告)日：2009-03-26
申请号：JP2008203817
申请日：2008-08-07
申请人： Advantest Corp , 株式会社アドバンテスト
发明人： PRAMANICK ANKAN , HANRAHAN JIM , ELSTON MARK , ADACHI TOSHIAKI , CHEN LEON L
IPC分类号： G06F9/445
CPC分类号： G06F9/44 , G01R31/3183 , G01R31/318307 , G01R31/318314 , G01R31/319 , G01R31/31907 , G01R31/31908 , G06F8/61
摘要： PROBLEM TO BE SOLVED: To manage a plurality of hardware test module versions, software components, and tester operating system (TOS) versions in a modular test system. SOLUTION: TOS versions compatible with the modular test system, and vendor software components corresponding to the hardware test module versions are installed in an archive. Furthermore, system profiles for describing vendor software components corresponding to the hardware test module versions and the TOS versions are created, and a system profile is selected for the modular test system. The system profile includes a set of compatible vendor software components and a selected TOS for testing a particular hardware test module version. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：在模块化测试系统中管理多个硬件测试模块版本，软件组件和测试仪操作系统（TOS）版本。
解决方案：与模块化测试系统兼容的TOS版本以及与硬件测试模块版本对应的供应商软件组件安装在存档中。此外，创建用于描述与硬件测试模块版本和TOS版本相对应的供应商软件组件的系统配置文件，并为模块化测试系统选择系统配置文件。系统配置文件包括一组兼容的供应商软件组件和用于测试特定硬件测试模块版本的所选TOS。版权所有（C）2009，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式