专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018082169A 自己テスト可能な集積回路装置及び集積回路を自己テストする方法审中-公开
公开(公告)号：JP2018082169A
公开(公告)日：2018-05-24
申请号：JP2017215840
申请日：2017-11-08
申请人：ユー‐ブロックスアクチエンゲゼルシャフト , U−BLOX AG
发明人：フキヤッシーネ , チェガラックジョルジェ , デメイエリック , プルーティノルカ , サピエンツァマルチア
IPC分类号： H01L27/04 , G01R31/28 , G06F11/27 , G06F11/22 , H01L21/822
CPC分类号： H01L23/58 , G01R31/2851 , G01R31/318533 , G01R31/318555 , G06F11/2236 , G06F11/27 , H01L2225/06596
摘要：【課題】テスト可能ロジックを自己テストする方法を提供する。【解決手段】テスト可能ロジック206は、パターン生成器200と結果ストア205との間に動作可能にそれぞれ結合されている複数のスキャン・チャネル202〜204を備える。自己テスト・コントローラ118は、自己テスト結果データを生成するように、テスト可能ロジックに関する自己テストを監督するように構成され、自己テスト結果データは結果ストアに格納される。処理リソース108も、自己テスト・コントローラに動作可能に結合され、パターン生成器212と結果ストアとの間に動作可能に結合され、結果ストアに格納された自己テスト結果データを評価可能である。処理リソースは、自己テストが処理リソースにも関しており、処理リソースが自己テストの後に自己テスト結果データを評価できるように、自己テスト・コントローラと連携するように構成される。【選択図】図2

2. 发明专利

JP2017053816A 半導体集積回路审中-公开
公开(公告)号：JP2017053816A
公开(公告)日：2017-03-16
申请号：JP2015179951
申请日：2015-09-11
申请人：株式会社東芝
发明人：安藏顕一
IPC分类号： H01L21/822 , H01L27/04 , G01R31/28
CPC分类号： G01R31/31724 , G01R31/318547 , G01R31/318555
摘要：【課題】信頼性の高いデバイスを実現する。【解決手段】半導体集積回路は、スキャンチェーンを有する論理回路と、前記スキャンチェーンに複数のテストパタンのテストを行うテスト制御回路と、を含む被テストブロックと、前記被テストブロックの非アクセス状態期間に第1信号を出力する制御回路と、を具備する。前記テスト制御回路は、前記被テストブロックの第1非アクセス状態期間において、前記第1信号に応じて前記スキャンチェーンに前記複数のテストパタンのうち少なくとも第1テストパタンのテストを行い、かつ前記被テストブロックの第2非アクセス状態期間において、前記第1信号に応じて前記スキャンチェーンに前記複数のテストパタンのうち少なくとも前記第1テストパタンに続く第2テストパタンのテストを行う。前記第1テストパタンのテストと前記第2テストパタンのテストとは、不連続に行われる。【選択図】図1

3. 发明专利

JP2014095598A Semiconductor integrated circuit 有权
标题翻译：半导体集成电路
公开(公告)号：JP2014095598A
公开(公告)日：2014-05-22
申请号：JP2012246547
申请日：2012-11-08
申请人： Fujitsu Semiconductor Ltd , 富士通セミコンダクター株式会社
发明人： MATSUMOTO YUSUKE
IPC分类号： G01R31/28 , H01L21/822 , H01L27/04
CPC分类号： G06F11/27 , G01R31/3177 , G01R31/318555 , G01R31/318594
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit allowing for performing a test for a state machine using a BIST circuit during actual operation.SOLUTION: The semiconductor integrated circuit comprises: a state machine; a BIST circuit including a test pattern generating circuit and an expected value comparison circuit; a state monitor circuit monitoring whether the state of the state machine is a specific state; and a transition request detection circuit detecting a transition request signal from the specific state to the next state. When the state monitor circuit determines that the state of the state machine is a specific state, the state machine outputs a signal indicating the specific state as an output state of the state machine, and the BIST circuit simultaneously performs a test for the state machine. In performing the test, the BIST circuit stops testing the state machine upon detection of the transition request signal by the transition request detection circuit so that the test can be performed during the actual operation without affecting the outside.
摘要翻译：要解决的问题：提供一种允许在实际操作期间使用BIST电路对状态机进行测试的半导体集成电路。解决方案：半导体集成电路包括：状态机; BIST电路，包括测试图形生成电路和预期值比较电路; 状态监视电路，监视状态机的状态是否为特定状态; 以及转换请求检测电路，检测从特定状态到下一状态的转换请求信号。当状态监视电路确定状态机的状态是特定状态时，状态机将表示特定状态的信号作为状态机的输出状态输出，并且BIST电路同时对状态机进行测试。在执行测试时，BIST电路在通过转换请求检测电路检测到转换请求信号后停止对状态机进行测试，使得可以在实际操作期间执行测试而不影响外部。

4. 发明专利

JP5446112B2 Operation monitoring method of a semiconductor device and semiconductor device 有权
公开(公告)号：JP5446112B2
公开(公告)日：2014-03-19
申请号：JP2008092752
申请日：2008-03-31
申请人：富士通セミコンダクター株式会社
发明人：一史小村 , 勝美古川 , 恵一藤村 , 孝好中村 , 達安田 , 裕久西山 , 伸好中矢 , 幹太山本 , 茂高朝野
IPC分类号： H01L21/822 , G01R31/28 , H01L21/3205 , H01L21/768 , H01L21/82 , H01L23/522 , H01L27/04
CPC分类号： G01R31/318555 , G01R31/318533 , G01R31/318552

6. 发明专利

JP2010159989A Test circuit 审中-公开
标题翻译：测试电路
公开(公告)号：JP2010159989A
公开(公告)日：2010-07-22
申请号：JP2009000743
申请日：2009-01-06
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： MAEDA TOSHIYUKI , NAKAMURA YOSHIYUKI
IPC分类号： G01R31/28 , G06F11/22
CPC分类号： G01R31/318555
摘要： PROBLEM TO BE SOLVED: To solve the following problem: test ranges for circuits to be tested is not set at will in the conventional test circuit. SOLUTION: A test circuit includes a plurality of TAP controllers conforming to a standard specification defined in IEEE 1149. The circuit includes: a master TAP controller 10 which receives a control code and a test control signal and performs a test on a circuit to be tested, and outputs a shift mode signal SFT; a first slave TAP controller 20 which receives the control code and the test control signal and performs a test on a circuit to be tested; and a first terminal control circuit 30 provided in correspondence with the slave TAP controller 20 to perform switching between inputting the control code to the slave TAP controller 20 from the outside and inputting the control code through the master TAP controller 10, in response to the shift mode signal SFT. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：为了解决以下问题：在常规测试电路中，不会随意设置要测试的电路的测试范围。
解决方案：测试电路包括符合IEEE 1149中定义的标准规范的多个TAP控制器。该电路包括：主TAP控制器10，其接收控制码和测试控制信号，并对电路进行测试进行测试，并输出移位模式信号SFT; 第一从属TAP控制器20，其接收控制码和测试控制信号，并对待测电路进行测试; 以及与从属TAP控制器20对应地设置的第一终端控制电路30，用于响应于该移位，从外部输入来自外部的从TAP控制器20的控制代码和通过主TAP控制器10输入控制代码之间的切换模式信号SFT。版权所有（C）2010，JPO＆INPIT

7. 发明专利

JP4406648B2 Reconfigurable fabric for SoC 有权
公开(公告)号：JP4406648B2
公开(公告)日：2010-02-03
申请号：JP2006532496
申请日：2004-04-28
申请人：ダフカ, インコーポレイテッド
发明人：ミロンアブラモビチ， , アルフレッドイー．ダンロップ，
IPC分类号： H03K19/177 , G01R31/3185
CPC分类号： G01R31/318555 , G01R31/318541

8. 发明专利

JP2009512872A Ic test method and apparatus 有权
公开(公告)号：JP2009512872A
公开(公告)日：2009-03-26
申请号：JP2008537247
申请日：2006-10-12
申请人：エヌエックスピービーヴィ
发明人：ワイヤーズトム
IPC分类号： G01R31/28 , G06F11/22 , H01L21/822 , H01L27/04
CPC分类号： G01R31/318555
摘要：本発明によるテスト回路は、集積回路コアをテストする命令データを記憶するシフトレジスタ回路（７６）を有する。このシフトレジスタ回路の各回路段が、シリアル入力端子（wsi ）から受ける信号を記憶し、且つこの信号をスキャンチェーン動作モードでシリアル出力端子（wso ）に供給する第１のシフトレジスタ記憶素子（３２）と、前記第１のシフトレジスタ記憶素子からの信号を記憶し、且つこの信号を更新動作モードでパラレル出力端子に供給する第２のパラレルレジスタ記憶素子（３８）とを有する。前記テスト回路は更に、シリアルテスト入力端子（wsi ）を前記シフトレジスタ回路の前記シリアル入力端子に接続するか、又は付加的な入力端子（wpi[n]）を前記シフトレジスタ回路（７６）の前記シリアル入力端子に接続するマルチプレクサ（７０）を有する。好適例では、テスト回路は更に、前記シフトレジスタ回路の少なくとも１つの回路段に記憶されている特定のデータ値に応答して他のシフトレジスタ段を前記更新動作モードに設定する更新信号を発生する制御回路（７８）を有する。

9. 发明专利

JP4037494B2 Test access port controller and a valid communication method using the same 失效
公开(公告)号：JP4037494B2
公开(公告)日：2008-01-23
申请号：JP30108397
申请日：1997-10-31
申请人：エスジーエス−トムソンマイクロエレクトロニクスリミテッドSgs−Thomson Microelectronics Limited
发明人：ウォレンロバート
IPC分类号： G01R31/28 , G06F11/22 , G01R31/3185 , G06F15/78
CPC分类号： G01R31/318555 , G01R31/318572
摘要： There is disclosed a test access port controller for effecting communications across a chip boundary having a test mode and a diagnostic mode of operation, wherein in the test mode of operation the test data is resultant data from a test operation having an expected and time delayed relationship, and in the diagnostic mode of operation diagnostic data is conveyed both on and off chip in the form of respective independent input and output serial bit streams simultaneously through the test access port controller.

10. 发明专利

JP2007506088A Electronic circuit with a secret sub-module 审中-公开
公开(公告)号：JP2007506088A
公开(公告)日：2007-03-15
申请号：JP2006526724
申请日：2004-09-10
申请人：コニンクリユケフィリップスエレクトロニクスエヌ.ブイ.
发明人：エルベヴィンセント , エルベフレウリー , ジーン−マークヤッノウ
IPC分类号： G01R31/28 , G01R31/317 , G01R31/3185 , H04L9/10
CPC分类号： G01R31/318536 , G01R31/31719 , G01R31/318541 , G01R31/318555
摘要：本発明は、電子回路の残部に接続されるサブモジュールアセンブリ（２）を含む電子回路であって、前記サブモジュールアセンブリは、−機能を実行すると共にスキャンチェーンを有する秘密サブモジュール（４）と、−入力信号を前記スキャンチェーンにもたらすためのパターン発生器（５）及び前記スキャンチェーンからの出力信号を検査するための署名レジスタ（６）を含む組込自己テスト回路とを含む電子回路に関する。サブモジュールを秘密に保つため、スキャンチェーンは前記回路の残部に接続されていない。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式