专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

EP0099100B1 Gate circuit of combined field-effect and bipolar transistors 失效
标题翻译：组合场效应和双极晶体管的栅极电路
公开(公告)号：EP0099100B1
公开(公告)日：1988-10-19
申请号：EP83106796.2
申请日：1983-07-11
申请人： HITACHI, LTD.
发明人： Masuda, Ikuro , Kato, Kazuo , Sasayama, Takao , Nishio, Yoji , Kuboki, Shigeo , Iwamura, Masahiro
IPC分类号： H03K19/01 , H03K19/094
CPC分类号： H01L27/0623 , H03K19/01 , H03K19/01721 , H03K19/09448

2. 发明公开

EP0279943A1 Gate circuit of combined field-effect and bipolar transistors 失效
标题翻译： Torschaltung mit Feldeffekt-和Bipolartransistoren。
公开(公告)号：EP0279943A1
公开(公告)日：1988-08-31
申请号：EP87118836.3
申请日：1983-07-11
申请人： HITACHI, LTD.
发明人： Masuda, Ikuro , Kato, Kazuo , Sasayama, Takao , Nishio, Yoji , Kuboki, Shigeo , Iwamura, Masahiro
IPC分类号： H03K19/01 , H03K19/094 , H01L27/06
CPC分类号： H01L27/0623 , H03K19/01 , H03K19/01721 , H03K19/09448
摘要： A high-speed operation, low-power consumption gate circuit structure comprises a combination of complementary field-effect-transistors (10, 11) and bipolar transistors (14, 15) and discharge means (12, 13) for discharging accumulated charges from these transistors (10, 11, 14, 15) when the field-effect-transistors (10, 11) and bipolar transistors (14, 15) are turned off.
The circuit structure may comprise additional field-effect transistors (123). The circuit structure can be provided in the form of an integrated circuit whereby the bipolar transistors are preferably of vertical type.
摘要翻译：低功耗门电路结构包括互补场效应晶体管（10,11）和双极晶体管（14,15）和放电装置（12,13）的组合，用于从这些放电装置中排出累积的电荷当场效应晶体管（10,11）和双极晶体管（14,15）截止时，晶体管（10,11,14,15）。电路结构可以包括附加的场效应晶体管（123）。电路结构可以以集成电路的形式提供，由此双极晶体管优选地是垂直型的。

3. 发明公开

EP0543426A1 Gate circuit of combined field-effect and bipolar transistors 失效
标题翻译：门电路与场效应和双极晶体管。
公开(公告)号：EP0543426A1
公开(公告)日：1993-05-26
申请号：EP92122153.7
申请日：1983-07-11
申请人： HITACHI, LTD.
发明人： Masuda, Ikuro , Kato, Kazuo , Sasayama, Takao , Nishio, Yoji , Kuboki, Shigeo , Iwamura, Masahiro
IPC分类号： H03K19/01 , H03K19/094
CPC分类号： H01L27/0623 , H03K19/01 , H03K19/01721 , H03K19/09448
摘要： The invention relates to a high-speed, low-power consumption gate circuit comprising a combination of complementary field-effect and bipolar transistors (10, 11; 14, 15) and discharge means (12) for discharging accumulated charges from these transistors when they are turned off.
The circuit structure may comprise additional field-effect transistors (123). The circuit structure can be provided in the form of an integrated circuit, wherein the bipolar transistor is preferably of vertical type.

4. 发明公开

EP0082851A1 ENABLING CIRCUITRY FOR LOGIC CIRCUITS 失效
标题翻译：确认电路逻辑电路。
公开(公告)号：EP0082851A1
公开(公告)日：1983-07-06
申请号：EP82901819.0
申请日：1982-05-06
申请人： MOTOROLA, INC.
发明人： DERZAWIEC, Edward , NELSON, Wade H. , PETTY, Cleon
IPC分类号： H03K19
CPC分类号： H03K19/01
摘要： De maniere a reduire le temps qu'un reseau de circuit monoplaquette met pour generer un signal de validation interne a partir d'un signal d'horloge externe et d'un signal de validation externe, le signal d'horloge externe est applique directement sur l'entree de non inversion d'une porte (Alpha) AB (16). La sortie de la porte (Alpha) AB et un signal de validation externe sont envoyes sur la premiere et la seconde entrees d'une porte NOR (4) dont la sortie represente le signal de validation interne qui est reintroduit sur l'entree d'inversion de la porte (Alpha) AB. Ainsi, le signal d'horloge se propage au travers de deux etages de temporisation seulement plutot que trois comme cela est le cas avec des reseaux de circuits de validation de l'art anterieur.

5. 发明公开

EP2678941A4 DRIVER CIRCUIT FOR A SEMICONDUCTOR POWER SWITCH 有权
标题翻译：驱动电路半导体电路断路器
公开(公告)号：EP2678941A4
公开(公告)日：2017-01-18
申请号：EP12749746
申请日：2012-02-20
申请人： DEERE & CO
发明人： CLEMENTS NEAL D
IPC分类号： H03K3/00 , H03K3/356 , H03K17/16 , H03K19/01 , H03K19/0175
CPC分类号： H03K19/01 , H03K3/356113 , H03K17/164 , H03K19/0175

6. 发明授权

EP0279943B1 Gate circuit of combined field-effect and bipolar transistors 失效
标题翻译：组合场效应和双极晶体管的栅极电路
公开(公告)号：EP0279943B1
公开(公告)日：1993-10-06
申请号：EP87118836.3
申请日：1983-07-11
申请人： HITACHI, LTD.
发明人： Masuda, Ikuro , Kato, Kazuo , Sasayama, Takao , Nishio, Yoji , Kuboki, Shigeo , Iwamura, Masahiro
IPC分类号： H03K19/01 , H03K19/094 , H01L27/06
CPC分类号： H01L27/0623 , H03K19/01 , H03K19/01721 , H03K19/09448

7. 发明公开

EP0557748A2 Synchrones, digitales Schaltwerk 失效
标题翻译：同步数字Schaltwerk。
公开(公告)号：EP0557748A2
公开(公告)日：1993-09-01
申请号：EP93101655.4
申请日：1993-02-03
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Hölzle, Josef, Dipl.-Ing. (FH)
IPC分类号： H03K23/50 , H03K19/096 , H03K3/01 , H03K3/2885
CPC分类号： H03K19/01
摘要： Die Erfindung betrifft ein synchrones, digitales Schaltwerk mit zustandsgesteuerten Speicherelementen, die jeweils einen Takteingang, mindestens zwei zueinander komplementäre Ausgänge und mindestens zwei Eingänge aufweisen, die zu einer logischen ODER-Verknüpfung verbunden sind.
Mindestens zwei zustandsgesteuerte Speicherelemente (10, 11) sind hintereinander geschaltet. Ein erstes Speicherelement (10) führt die ODER-Verknüpfungen und ein zweites Speicherelement (11) die UND-Verknüpfungen einer kombinatorischen logischen Funktion aus. Es fallen jeweils die Setzzeit eines Speicherelementes und die Verzögerungszeit zur Bildung der ODER- bzw. UND- Verknüpfungen zusammen. Somit ist eine hohe Verarbeitungsgeschwindigkeit im Schaltwerk möglich.
摘要翻译：本发明涉及一种同步数字控制器与状态控制存储元件，每个具有一个时钟输入端，至少两个互补的输出，和至少两个输入，它们被连接到一个逻辑或运算。至少两个状态控制的存储元件（10，11）串联连接。第一存储元件（10）执行OR运算和第二存储元件（11），组合逻辑功能的AND逻辑。有分别的存储元件的设置时间和延迟时间用于形成OR或AND-链接在一起。因而，在切换高处理速度是可能的。

8. 发明公开

EP2678941A2 DRIVER CIRCUIT FOR A SEMICONDUCTOR POWER SWITCH 有权
标题翻译： TREIBERSCHALTUNGFÜREINEN HALBLEITER-LEISTUNGSSCHALTER
公开(公告)号：EP2678941A2
公开(公告)日：2014-01-01
申请号：EP12749746.9
申请日：2012-02-20
申请人： Deere & Company
发明人： CLEMENTS, Neal, D.
IPC分类号： H03K3/00
CPC分类号： H03K19/01 , H03K3/356113 , H03K17/164 , H03K19/0175
摘要： A driver circuit (10) for controlling a semiconductor power switch (Q7) comprises a first power driver transistor (QS) and a second power driver transistor (Q5) complementary to the first power driver transistor (08). Both power driver transistors (Q5, Q6) have an output terminal connected to an input terminal {34} of the semiconductor power switch (Q7). An input terminal of the second power driver transistor (Q5) is connected to a half bridge circuit comprising a; first pre-driver transistor (Q3) and a second pre-driver transistor (04) complementary to the first pre-driver transistor
摘要翻译：用于控制半导体功率开关的驱动电路包括与第一功率驱动晶体管互补的第一功率驱动晶体管和第二功率驱动晶体管。两个功率驱动晶体管都具有连接到半导体功率开关的输入端的输出端。第二功率驱动晶体管的输入端连接到半桥电路，该半桥电路包括与第一预驱动晶体管互补的第一预驱动晶体管和第二预驱动晶体管。第一和第二预驱动晶体管都具有连接到第二功率驱动晶体管的输入端的输出端。这为预驱动晶体管提供了低功耗的快速切换时间。

9. 发明公开

EP0557748A3 Synchrones, digitales Schaltwerk 失效
标题翻译：同步数字电路
公开(公告)号：EP0557748A3
公开(公告)日：1993-12-29
申请号：EP93101655.4
申请日：1993-02-03
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Hölzle, Josef, Dipl.-Ing. (FH)
IPC分类号： H03K23/50 , H03K19/096 , H03K3/01 , H03K3/2885
CPC分类号： H03K19/01
摘要： Die Erfindung betrifft ein synchrones, digitales Schaltwerk mit zustandsgesteuerten Speicherelementen, die jeweils einen Takteingang, mindestens zwei zueinander komplementäre Ausgänge und mindestens zwei Eingänge aufweisen, die zu einer logischen ODER-Verknüpfung verbunden sind. Mindestens zwei zustandsgesteuerte Speicherelemente (10, 11) sind hintereinander geschaltet. Ein erstes Speicherelement (10) führt die ODER-Verknüpfungen und ein zweites Speicherelement (11) die UND-Verknüpfungen einer kombinatorischen logischen Funktion aus. Es fallen jeweils die Setzzeit eines Speicherelementes und die Verzögerungszeit zur Bildung der ODER- bzw. UND- Verknüpfungen zusammen. Somit ist eine hohe Verarbeitungsgeschwindigkeit im Schaltwerk möglich.

10. 发明公开

EP0318575A4 PROGRAMMABLE LEVEL SHIFTING INTERFACE DEVICE. 失效
标题翻译：可编程级移动接口。
公开(公告)号：EP0318575A4
公开(公告)日：1990-01-08
申请号：EP88906299
申请日：1988-06-01
申请人： GRUMMAN AEROSPACE CORP
发明人： WEICK JOHN M
IPC分类号： G01R31/28 , H03K5/02 , H03K19/00 , H03K19/003 , H03K19/01 , H03K19/0175
CPC分类号： H03K19/0002 , H03K19/003 , H03K19/01

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式