专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP0651433A1 Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich 失效
标题翻译：韦尔法罕zur Herstellung eines Kontaktlochs zu einem dotierten Bereich。
公开(公告)号：EP0651433A1
公开(公告)日：1995-05-03
申请号：EP94117264.5
申请日：1994-11-02
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys. , Joswig, Hellmut, Dr. , Muller, Wolfgang, Dr.
IPC分类号： H01L21/285 , H01L21/321
CPC分类号： H01L21/28525 , H01L2924/0002 , H01L2924/00
摘要： Ein dotierter Bereich (2a) wird in einem Substrat (10) so hergestellt, daß er mindestens an der Oberfläche des Substrats (10) von Isolationsbereichen (12, 13) begrenzt ist. Es wird ganzflächig eine undotierte Siliziumschicht (4) abgeschieden. In der Siliziumschicht (4) wird selektiv ein dotiertes Gebiet (4c) erzeugt, das den Bereich für das Kontaktloch sicher überlappt. Undotierte Teile der Siliziumschicht (4) werden selektiv zu den dotierten Gebieten (4c) entfernt. Es wird ganzflächig eine Isolationsschicht (6) erzeugt, in der ein Kontaktloch (7a) durch anisotropes Ätzen selektiv zu dem dotierten Gebiet (4c) der Siliziumschicht (4) geöffnet wird. Das Verfahren ist zur Herstellung platzsparender Bitleitungskontakte in DRAMs mit p-Kanal-MOSFETS im Zellenfeld geeignet und besonders vorteilhaft mit dem sogenannten BOSS-Prozeß (Boron outdiffused silicon strap) kombinierbar.
摘要翻译：在衬底（10）中制造掺杂区域（2a），使得其至少在衬底（10）的表面处被绝缘区域（12,13）界定。未掺杂的硅层（4）沉积在整个表面上。在硅层（4）中选择性地产生与接触孔的区域可靠地重叠的掺杂区（4c）。相对于掺杂区（4c），硅层（4）的未掺杂部分被选择性地去除。在整个表面上产生绝缘层（6），绝缘层通过相对于掺杂区域（4c）选择性地对硅层（4）进行各向异性蚀刻来打开接触孔（7a）。该方法适用于在电池领域中具有p沟道MOSFET的DRAM中进行紧凑的位线接触，并且可以特别有利地与所谓的BOSS工艺（硼外扩散硅带）组合。

2. 发明公开

EP0591769A3 Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur 有权转让
标题翻译：用于自对准接触孔与所述半导体结构的制造方法。
公开(公告)号：EP0591769A3
公开(公告)日：1994-12-14
申请号：EP93115286.2
申请日：1993-09-22
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L21/90 , H01L23/48
CPC分类号： H01L27/10873 , H01L21/76802 , H01L21/76897
摘要： Ein selbstjustiertes Kontaktloch (5), insbesondere ein zur Wortleitung selbstjustiertes Bitleitungs-Kontaktloch zu einem S/D-Gebiet (2), wird dadurch erzeugt, daß benachbarte Wortleitungen (3a) in der Nähe des S/D-Gebietes einen größeren Abstand voneinander aufweisen als an den übrigen Stellen. Durch ganzflächiges Abscheiden einer isolierenden Zwischenschicht und anschließendes anisotropes Ätzen werden die schmalen Abstände vollständig aufgefüllt, während in den vergrößerten Zwischenräumen isolierende Spacer (4'') an den Seitenwänden der eingekapselten Wortleitungen (3) und ein selbstjustiertes Kontaktloch (5) gebildet werden.

3. 发明授权

EP0545256B1 Bitleitungsanordnung für integrierte Schaltungen 失效
标题翻译：用于集成电路的位线排列
公开(公告)号：EP0545256B1
公开(公告)日：1997-09-10
申请号：EP92120086.1
申请日：1992-11-25
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L27/108 , H01L23/528
CPC分类号： H01L23/528 , H01L27/10808 , H01L27/10829 , H01L2924/0002 , H01L2924/0001 , H01L2924/00

4. 发明公开

EP0617463A1 Herstellverfahren für ein Kontaktloch 失效
标题翻译： Herstellverfahrenfürein Kontaktloch。
公开(公告)号：EP0617463A1
公开(公告)日：1994-09-28
申请号：EP94103128.8
申请日：1994-03-02
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L21/60 , H01L21/90
CPC分类号： H01L21/76897 , H01L21/76802 , H01L21/76831 , H01L2924/0002 , H01L2924/00
摘要： Das Herstellverfahren betrifft ein Kontaktloch, das eine untenliegende erste leitende Schicht (2) isoliert zu einer darüberliegenden und mit einer zweiten isolierenden Schicht (5) abgedeckten zweiten leitenden Schicht (4) freilegt. Erfindungsgemäß wird nach dem Ätzen der zweiten isolierenden Schicht (5) die zweite leitende Schicht (4) isotrop geätzt, so daß ein Spalt (7) unter der zweiten isolierenden Schicht (5) entsteht, der durch Herstellen von isolierenden Spacern (9) an den Kontaktloch-Seitenwänden aufgefüllt wird. Da nur schmale Spacer (9) benötigt werden, ist die Kontaktfläche (8') gegenüber bekannten Verfahren vergrößert. Mit dem Verfahren können besonders vorteilhaft Bitleitungs-Kontaktlöcher bei DRAM-Speicherzellen mit auf dem Kondensator angeordneter Bitleitung hergestellt werden.
摘要翻译：该制造方法涉及暴露相对于覆盖有第二绝缘层（5）的覆盖的第二导电层（4）绝缘的下面的第一导电层（2）的接触孔。根据本发明，在蚀刻第二绝缘层（5）之后，对第二导电层（4）进行各向同性蚀刻，使得在第二绝缘层（5）的下方产生间隙（7），该间隙通过制造绝缘间隔件（9）在接触孔的侧壁上。由于只需要薄的间隔物（9），所以与已知的方法相比，接触表面（8'）被扩大。在具有布置在电容器上的位线的DRAM存储单元的情况下，可以产生特别有利的位线接触孔的方法。

5. 发明授权

EP0591769B1 Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur 有权转让
标题翻译：用于自对准接触孔和半导体结构的制造方法
公开(公告)号：EP0591769B1
公开(公告)日：1999-01-20
申请号：EP93115286.2
申请日：1993-09-22
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L27/10873 , H01L21/76802 , H01L21/76897

6. 发明公开

EP0545256A1 Bitleitungsanordnung für integrierte Schaltungen 失效
标题翻译：用于集成电路的位线排列。
公开(公告)号：EP0545256A1
公开(公告)日：1993-06-09
申请号：EP92120086.1
申请日：1992-11-25
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L27/108 , H01L23/528
CPC分类号： H01L23/528 , H01L27/10808 , H01L27/10829 , H01L2924/0002 , H01L2924/0001 , H01L2924/00
摘要： Die vorgeschlagene Anordnung bezieht sich auf Bitleitungen, die an den Kontakten (10, 20, 30, 40, 50) zu unterliegenden Zellen zu Kontaktflächen (11, 21, 31, 41, 51) verbreitert sind, wobei die Kontakte in einer mindestens dreifachen Staffelung angeordnet sind. Ein minimaler Platzbedarf bei erhöhter Zuverlässigkeit wird dadurch erzielt, daß der Abstand b Sp zwischen Kanten benachbarter Bitleitungen überall den gleichen Wert aufweist und die Kontaktflächen dadurch vergrößert werden können.
摘要翻译：所提出的布置是指位线在接点（10，20，30，40，50）到底层的细胞接触表面（11，21，31，41，51）被加宽以在至少接触三倍错开排列。为增加可靠性的最小空间要求是这样实现的，所述距离Ex处处具有相邻的位线的边缘和接触表面之间的相同的值由此可以增加。

7. 发明授权

EP0642159B1 Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle 有权转让
标题翻译：一种制造存储器单元的位线的方法
公开(公告)号：EP0642159B1
公开(公告)日：1999-02-03
申请号：EP94113868.7
申请日：1994-09-05
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L21/82 , H01L21/768 , H01L27/108
CPC分类号： H01L27/10852

8. 发明公开

EP0591769A2 Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur 有权转让
标题翻译： Herstellverfahrenfürein selbstjustiertes Kontaktloch und Halbleiterstruktur。
公开(公告)号：EP0591769A2
公开(公告)日：1994-04-13
申请号：EP93115286.2
申请日：1993-09-22
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L21/90 , H01L23/48
CPC分类号： H01L27/10873 , H01L21/76802 , H01L21/76897
摘要： Ein selbstjustiertes Kontaktloch (5), insbesondere ein zur Wortleitung selbstjustiertes Bitleitungs-Kontaktloch zu einem S/D-Gebiet (2), wird dadurch erzeugt, daß benachbarte Wortleitungen (3a) in der Nähe des S/D-Gebietes einen größeren Abstand voneinander aufweisen als an den übrigen Stellen. Durch ganzflächiges Abscheiden einer isolierenden Zwischenschicht und anschließendes anisotropes Ätzen werden die schmalen Abstände vollständig aufgefüllt, während in den vergrößerten Zwischenräumen isolierende Spacer (4'') an den Seitenwänden der eingekapselten Wortleitungen (3) und ein selbstjustiertes Kontaktloch (5) gebildet werden.
摘要翻译：作为相邻字的结果，产生自调整（自对准）接触（通孔）（5），特别是相对于字线自调整的S / D区（2）位线接触线路（3a）在S / D区域附近比在其他点处彼此更大的距离。窄间隙通过绝缘夹层的表面宽度沉积和随后的各向异性边缘完全填充，而在扩大的间隙中在封装的字线（3）的侧壁上形成绝缘间隔物（4“）以及自调整联系人（5）。

9. 发明授权

EP0651433B1 Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich 失效
标题翻译：一种用于制造接触孔成掺杂区的过程
公开(公告)号：EP0651433B1
公开(公告)日：2000-07-12
申请号：EP94117264.5
申请日：1994-11-02
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys. , Joswig, Hellmut, Dr. , Muller, Wolfgang, Dr.
IPC分类号： H01L21/285 , H01L21/321
CPC分类号： H01L21/28525 , H01L2924/0002 , H01L2924/00

10. 发明公开

EP0642159A1 Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle 有权转让
标题翻译： Herstellverfahrenfürein Bitleitungskontaktloch einer Speicherzelle。
公开(公告)号：EP0642159A1
公开(公告)日：1995-03-08
申请号：EP94113868.7
申请日：1994-09-05
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Melzner, Hanno, Dipl.-Phys.
IPC分类号： H01L21/82 , H01L21/768 , H01L27/108
CPC分类号： H01L27/10852
摘要： Bei einer Speicherzelle mit einem Stacked Capacitor und einer darüber angeordneten Bitleitung (14) wird das Bitleitungskontaktloch selbstjustiert zum Kondensator (7, 8, 9) hergestellt, wobei auf eine Fototechnik völlig verzichtet werden kann. Die durch den Kondensator verursachte Topographie wird zur Erzeugung einer Kontaktloch-Ätzmaske (12) ausgenutzt, indem die höhergelegenen Teile der Zellplatte (9) vorzugsweise oxidiert werden.
摘要翻译：公开了用于制造用于存储单元的位线通孔的改进方法，其中利用由电容器引起的形成电池板的导电层的形貌的变化来产生用于位线通孔的蚀刻掩模。由于要与位线接触的晶体管的第二源极/漏极区域未被下部电容器板覆盖，所以形成凹陷。蚀刻掩模不是在凹陷中产生，而是仅在凸起位置处产生，因此在第二S / D区域上自对准。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式