专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP1162663A8 DRAM-Speicherzelle für DRAM-Speichervorrichtung und deren Herstellungsverfahren 有权
标题翻译：用于DRAM存储器装置DRAM存储器单元及其制造方法
公开(公告)号：EP1162663A8
公开(公告)日：2002-06-12
申请号：EP01112934.3
申请日：2001-06-06
申请人： Infineon Technologies AG
发明人： Hofmann, Franz, Dr. , Schloesser, Till, Dr.
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/10858 , H01L27/1082 , H01L27/10823 , H01L27/10876 , H01L27/1203
摘要： DRAM-Speicherzelle für einen DRAM-Speicher mit: einem MOSFET-Auswahltransistor, der einen Drainbereich und einen Sourcebereich in einer Halbleiter-Substratsäule (3) aufweist, wobei zwischen dem Drain- und Sourcebereich ein in Vertikalrichtung verlaufender Stromkanal vorgesehen ist, der durch eine Steuergate-Elektrode (10) ansteuerbar ist; einem unter dem MOSFET-Auswahltransistor gestapelten Kondensator, der mit dem Sourcebereich in der Halbleiter-Substratsäule (3) elektrisch verbunden ist; einer über dem MOSFET-Auswahltransistor liegenden Metall-Bitleitung (20), die mit dem Drainbereich in der Halbleiter-Substratsäule (3) elektrisch verbunden ist, wobei eine Metall-Wortleitung (9), die die Steuergate-Elektrode (10) des MOSFET-Auswahltransistors direkt elektrisch kontaktiert, wobei die Metall-Wortleitung (9) zu der Metall-Bitleitung (20), die den Drainbereich der Halbleiter-Substratsäule (3) selbstjustierend direkt elektrisch kontaktiert, senkrecht verläuft.

2. 发明公开

EP1162663A3 DRAM-Speicherzelle für DRAM-Speichervorrichtung und deren Herstellungsverfahren 有权
标题翻译：用于DRAM存储器装置DRAM存储器单元及其制造方法
公开(公告)号：EP1162663A3
公开(公告)日：2007-01-24
申请号：EP01112934.3
申请日：2001-06-06
申请人： Infineon Technologies AG
发明人： Hofmann, Franz, Dr. , Schloesser, Till, Dr.
IPC分类号： H01L27/108 , H01L21/8242 , H01L27/12
CPC分类号： H01L27/10858 , H01L27/1082 , H01L27/10823 , H01L27/10876 , H01L27/1203
摘要： DRAM-Speicherzelle für einen DRAM-Speicher mit:
einem MOSFET-Auswahltransistor, der einen Drainbereich und einen Sourcebereich in einer Halbleiter-Substratsäule (3) aufweist, wobei zwischen dem Drain- und Sourcebereich ein in Vertikalrichtung verlaufender Stromkanal vorgesehen ist, der durch eine Steuergate-Elektrode (10) ansteuerbar ist;
einem unter dem MOSFET-Auswahltransistor gestapelten Kondensator, der mit dem Sourcebereich in der Halbleiter-Substratsäule (3) elektrisch verbunden ist;
einer über dem MOSFET-Auswahltransistor liegenden Metall-Bitleitung (20), die mit dem Drainbereich in der Halbleiter-Substratsäule (3) elektrisch verbunden ist, wobei eine Metall-Wortleitung (9), die die Steuergate-Elektrode (10) des MOSFET-Auswahltransistors direkt elektrisch kontaktiert, wobei die Metall-Wortleitung (9) zu der Metall-Bitleitung (20), die den Drainbereich der Halbleiter-Substratsäule (3) selbstjustierend direkt elektrisch kontaktiert, senkrecht verläuft.

3. 发明公开

EP1128389A1 Schreib-/Leseverstärker mit Vertikaltransistoren für DRAM-Speicher 审中-公开
标题翻译：读与DRAM存储器垂直晶体管/写放大器
公开(公告)号：EP1128389A1
公开(公告)日：2001-08-29
申请号：EP01104929.3
申请日：2001-02-28
申请人： Infineon Technologies AG
发明人： Frey, Alexander , Schloesser, Till, Dr. , Weber, Werner, Dr.
IPC分类号： G11C11/4091
CPC分类号： H01L27/10894 , G11C11/4091 , H01L27/10876 , H01L27/10897
摘要： Als Konsequenz der Verkleinerung der DRAM-Speicherzelle verringert sich der zur Verfügung stehende Platz für Schreib/Leseverstärker in der Breite von bislang 4 Bitlinerastern auf zwei Bitlineraster. Konventionell vorbekannte Schreib/Leseverstärker können auf diesem reduzierten, noch zur Verfügung stehenden Platz nicht untergebracht werden. Daher war es bislang nicht möglich, nebeneinander angeordnete Schreib/Leseverstärker bereitzustellen, die mit den neuartigen DRAM-Speicherzellen-Abständen auskommen würden. Das der Erfindung zugrundeliegende Prinzip basiert darauf, zumindest einen Teil der üblicherweise für Schreib-/Leseschaltungen verwendeten Transistoren konventioneller Bauart durch sogenannte Vertikaltransistoren zu ersetzen, bei denen die verschieden dotierten Bereiche übereinander oder praktisch übereinander angeordnet sind. Die Verwendung von Vertikaltransistoren spart gegenüber der Verwendung herkömmlicher Transistoren genügend Raum, um eine Anordnung einer Schreib-/Leseschaltung im Raster auch bei einer verminderten Rasterbreite zu gewährleisten.
摘要翻译：为可用于读/写放大器的空间的DRAM存储器单元的减少的结果的宽度减小为4至日期Bitlinerastern 2 Bitlineraster。常规的现有技术的读/写放大器不能在这个被容纳减少，仍然可用空间。因此，这是不可能的，到目前为止，提供并置的读/写放大器，这将使做的新颖DRAM存储器单元的间隔。的基础的发明原理的目的是基于由通常用于读/写电路，以取代所谓的垂直晶体管，其中，所述不同掺杂的区域被布置在另一个的上面一个，或实际上在彼此之上的至少常规设计的晶体管的一部分。使用垂直晶体管的可节省超过使用常规晶体管的足够的空间，以确保在电网即使当减少光栅宽度的写/读电路的布置。

4. 发明公开

EP1170799A2 Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements 审中-公开
标题翻译：电子装置和方法，用于制造电子器件
公开(公告)号：EP1170799A2
公开(公告)日：2002-01-09
申请号：EP01113210.7
申请日：2001-05-30
申请人： Infineon Technologies AG
发明人： Hofmann, Franz, Dr. , Kreupl, Franz, Dr. , Luyken, Richard Johannes, Dr. , Schloesser, Till, Dr.
IPC分类号： H01L27/115 , H01L21/8247 , H01L51/30
CPC分类号： G11C13/025 , B82Y10/00 , G11C11/5671 , G11C2213/71 , G11C2213/77 , G11C2213/81 , G11C2216/08 , H01L51/0048 , Y10S438/962 , Y10S977/943
摘要： Ein elektronisches Bauelement weist mehrere elektrisch leitende erste Nanodrähte auf, ein auf den ersten Nanodrähten aufgebrachtes Schichtensystem sowie auf dem Schichtensystem aufgebrachte zweite Nanodrähte. Die ersten und zweiten Nanodrähte sind zueinander windschief angeordnet. Das Schichtensystem ist derart eingerichtet, dass von den Nanodrähten erzeugte Ladungsträger in dem Schichtensystem gespeichert werden können.
摘要翻译：电子部件包括在导电的第一纳米线（101）; 施加到第一纳米线的层系统（103）; 和施加到所述层系统中的第二纳米线（107），该两条线被设置歪斜海誓山盟。该层系统以这样的方式搜索那样由导线中的至少一个所产生的电荷载流子可以储存在该层系统的结构。因此，一个独立claimsoft包括用于生产电子部件的过程。优选的特点：第二纳米线是一个硅纳米线或一氮化硼纳米线。第一和/或第二纳米线包含金，银，钨，铜，钽和/或钛。第一二氧化硅层（104）的层系统besteht，氮化硅层（105）和第二二氧化硅层（106）和具有用于存储电荷载流子由多晶硅制成的量子点。

5. 发明公开

EP1162663A2 DRAM-Speicherzelle und deren Herstellungsverfahren 有权
标题翻译： Herstellungsverfahrenfüreine DRAM-Speicherzelle
公开(公告)号：EP1162663A2
公开(公告)日：2001-12-12
申请号：EP01112934.3
申请日：2001-06-06
申请人： Infineon Technologies AG
发明人： Hofmann, Franz, Dr. , Schloesser, Till, Dr.
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/10858 , H01L27/1082 , H01L27/10823 , H01L27/10876 , H01L27/1203
摘要： DRAM-Speicherzelle für einen DRAM-Speicher mit:

einem MOSFET-Auswahltransistor, der einen Drainbereich und einen Sourcebereich in einer Halbleiter-Substratsäule (3) aufweist, wobei zwischen dem Drain- und Sourcebereich ein in Vertikalrichtung verlaufender Stromkanal vorgesehen ist, der durch eine Steuergate-Elektrode (10) ansteuerbar ist;
einem unter dem MOSFET-Auswahltransistor gestapelten Kondensator, der mit dem Sourcebereich in der Halbleiter-Substratsäule (3) elektrisch verbunden ist;
einer über dem MOSFET-Auswahltransistor liegenden Metall-Bitleitung (20), die mit dem Drainbereich in der Halbleiter-Substratsäule (3) elektrisch verbunden ist, wobei eine Metall-Wortleitung (9), die die Steuergate-Elektrode (10) des MOSFET-Auswahltransistors direkt elektrisch kontaktiert, wobei die Metall-Wortleitung (9) zu der Metall-Bitleitung (20), die den Drainbereich der Halbleiter-Substratsäule (3) selbstjustierend direkt elektrisch kontaktiert, senkrecht verläuft.
摘要翻译： DRAM存储单元具有与MOSFET晶体管的控制栅电极（10a，10b，10c）直接接触的金属字线（9a，9b，9c）。字线垂直于自调整方式直接接触半导体柱（3a，3b，3c）的漏区的金属位线（20）。 DRAM存储单元的生产过程中还包括独立权利要求。优选特征：金属字线具有对应于最小光刻结构尺寸F的横截面。控制栅电极由多晶硅制成并且与MOSFET晶体管的电流通道平行。在控制栅电极和电流通道之间布置厚度为4-7nm的电介质栅氧化层（7a，7b，7c）。

6. 发明公开

EP1170799A3 Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements 审中-公开
标题翻译：电子装置和方法，用于制造电子器件
公开(公告)号：EP1170799A3
公开(公告)日：2009-04-01
申请号：EP01113210.7
申请日：2001-05-30
申请人： Infineon Technologies AG
发明人： Hofmann, Franz, Dr. , Kreupl, Franz, Dr. , Luyken, Richard Johannes, Dr. , Schloesser, Till, Dr.
IPC分类号： H01L27/115 , H01L21/8247 , H01L51/30
CPC分类号： G11C13/025 , B82Y10/00 , G11C11/5671 , G11C2213/71 , G11C2213/77 , G11C2213/81 , G11C2216/08 , H01L51/0048 , Y10S438/962 , Y10S977/943
摘要： Ein elektronisches Bauelement weist mehrere elektrisch leitende erste Nanodrähte auf, ein auf den ersten Nanodrähten aufgebrachtes Schichtensystem sowie auf dem Schichtensystem aufgebrachte zweite Nanodrähte. Die ersten und zweiten Nanodrähte sind zueinander windschief angeordnet. Das Schichtensystem ist derart eingerichtet, dass von den Nanodrähten erzeugte Ladungsträger in dem Schichtensystem gespeichert werden können.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式