专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明公开

EP2015309A1 Oscillating device, method of adjusting the same and memory 有权转让
标题翻译： Oszillator，Verfahren zu seiner Einstellung und Speicher
公开(公告)号：EP2015309A1
公开(公告)日：2009-01-14
申请号：EP08159040.8
申请日：2008-06-25
申请人： Fujitsu Limited
发明人： Tomita, Hiroyoshi
IPC分类号： G11C11/406
CPC分类号： G11C11/406 , G11C2211/4061
摘要： An oscillating device (101) including: an oscillator (105) generating an oscillation signal (S1) according to an enable signal (ST); a counter (106) counting an oscillation number of the oscillation signal (S1) and being able to reset at the oscillation number indicated by a first signal; and a comparator (107) comparing the counted oscillation number (S3) and a reference number (CNT), is provided. The device may further comprise fuse circuits (102) for calibration of the oscillator in accordance with temperature.
摘要翻译：一种振荡装置（101），包括：根据使能信号（ST）产生振荡信号（S1）的振荡器（105）; 计数器（106），对振荡信号（S1）的振荡次数进行计数，并能够以由第一信号指示的振荡次数进行复位; 并且提供了比较计数的振荡次数（S3）和参考数量（CNT）的比较器（107）。该装置还可以包括用于根据温度校准振荡器的熔丝电路（102）。

72. 发明授权

EP1858025B1 Semiconductor memory operated by internal and external refresh 有权
标题翻译：半导体记忆体与内部和外部刷新
公开(公告)号：EP1858025B1
公开(公告)日：2008-12-24
申请号：EP07108189.7
申请日：2007-05-14
申请人： FUJITSU LIMITED
发明人： Kawakubo, Tomohiro
IPC分类号： G11C11/406 , G11C11/402 , G11C11/403
CPC分类号： G11C11/406 , G11C11/40611 , G11C11/40615 , G11C11/40622 , G11C2211/4061

73. 发明授权

EP1647990B1 Procédé de rafraîchissement d'une mémoire vive dynamique, et dispositif de mémoire vive dynamique correspondant, en particulier incorporé dans un téléphone mobile cellulaire 有权
标题翻译：刷新DRAM和相关联的DRAM设备，特别是在安装了蜂窝移动电话的方法
公开(公告)号：EP1647990B1
公开(公告)日：2008-12-24
申请号：EP04290128.0
申请日：2004-01-19
申请人： STMicroelectronics SA
发明人： Harrand, Michel , Bulone, Joseph
IPC分类号： G11C11/406 , G11C29/00
CPC分类号： G11C11/40615 , G11C11/406 , G11C2211/4061

74. 发明公开

EP1947651A2 Semiconductor memory 有权
标题翻译： Halbleiterspeicher
公开(公告)号：EP1947651A2
公开(公告)日：2008-07-23
申请号：EP08153074.3
申请日：2002-03-28
申请人： Fujitsu Limited
发明人： Yamaguchi, Shusaku c/o Fujitsu Limited , Uchida, Toshiya c/o Fujitsu Limited , Yagishita, Yoshimasa c/oFujitsu Limited , Bando, Yoshihide c/oFujitsu Limited , Yada, Masahiro c/oFujitsu Limited , Okuda, Masaki c/oFujitsu Limited , Kobayashi, Hiroyuki c/oFujitsu Limited , Hara, Kota c/oFujitsu Limited , Fujioka, Shinya c/oFujitsu Limited , Fujieda, Waichiro c/o Fujitsu Limited
IPC分类号： G11C11/406 , G11C7/10 , G11C11/4096
CPC分类号： G11C7/1006 , G11C8/12 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/4087 , G11C2211/4061 , G11C2211/4062
摘要： A semiconductor memory is provided with a plurality of first memory blocks and a second memory block for reproducing data of the first memory blocks. When a read command and a refresh command conflict with each other, a read control circuit accesses the first memory block according to the refresh command and reproduces read data by using the second memory block. When a write command (WRA) and the refresh command (REFRQ) conflict with each other, a write control circuit operates the memory block according to an order of command reception. Therefore, it is possible to perform refresh operation without being recognized by users. Namely, a user-friendly semiconductor memory can be provided.
摘要翻译：半导体存储器设置有多个第一存储器块和用于再现第一存储块的数据的第二存储器块。当读命令和刷新命令彼此冲突时，读控制电路根据刷新命令访问第一存储块，并通过使用第二存储块再现读数据。当写命令（WRA）和刷新命令（REFRQ）彼此冲突时，写控制电路根据命令接收的顺序操作存储器块。因此，可以在不被用户识别的情况下进行刷新操作。即，可以提供用户友好的半导体存储器。

75. 发明公开

EP1898423A1 Refresh sequence control for multiple memory elements 审中-公开
标题翻译：。。。。。。。。。。。
公开(公告)号：EP1898423A1
公开(公告)日：2008-03-12
申请号：EP07110912.8
申请日：2007-06-22
申请人： Honeywell International Inc.
发明人： Hearn, Chris , Brenner, Dean W. , Stakelhouse, Scott D. , Garcia, Fernando, M.
IPC分类号： G11C11/406
CPC分类号： G11C11/406 , G11C7/1066 , G11C7/1072 , G11C11/40618 , G11C2211/4061
摘要： A method for controlling a refresh sequence for multiple memory elements within an electronic device is disclosed. The method involves adjusting a programmable signal delay to avoid a simultaneous memory refresh between two or more of the multiple memory elements and passing a refresh signal from one memory element to another memory element based on the programmable signal delay.
摘要翻译：公开了一种用于控制电子设备内的多个存储元件的刷新序列的方法。该方法包括调整可编程信号延迟以避免在多个存储器元件中的两个或更多个之间同时进行存储器刷新，并且基于可编程信号延迟将刷新信号从一个存储器元件传递到另一个存储器元件。

76. 发明公开

EP1647990A1 Procédé de rafraîchissement d'une mémoire vive dynamique, et dispositif de mémoire vive dynamique correspondant, en particulier incorporé dans un téléphone mobile cellulaire 有权
标题翻译：刷新DRAM和相关联的DRAM设备，特别是在安装了蜂窝移动电话的方法
公开(公告)号：EP1647990A1
公开(公告)日：2006-04-19
申请号：EP04290128.0
申请日：2004-01-19
申请人： STMicroelectronics SA
发明人： Harrand, Michel , Bulone, Joseph
IPC分类号： G11C11/406 , G11C29/00
CPC分类号： G11C11/40615 , G11C11/406 , G11C2211/4061
摘要： On sauvegarde le contenu de quelques pages de la mémoire vive dynamique, puis on essaie de les rafraîchir moins vite, par exemple deux fois moins vite (Q=2), et l'on observe si cela provoque des erreurs ou non. On répète l'opération sur toute la mémoire. Suivant le nombre d'erreurs apparues sur les pages rafraîchies moins souvent, on diminue ou on augmente la période de rafraîchissement. Ainsi, la mémoire auto-ajuste sa période de rafraîchissement (Tref) à ce qui lui est nécessaire.
摘要翻译：该方法包括连续地以较低的测量频率比检测没有单元的每一选定群组比存储的未被选择的单元刷新更慢未选定单元的刷新频率执行上选定的一组存储单元的（CL）的测量。各组细胞的保留时间被连续地测量，并且未选择的单元被连续地刷新。因此独立claimsoft包括一种用于动态随机存取存储器装置。

77. 发明公开

EP1610342A1 Integrated circuit device with automatic internal command function 有权
标题翻译： Schaltungeinheit mit automatischer interner Befehlsfunktion
公开(公告)号：EP1610342A1
公开(公告)日：2005-12-28
申请号：EP05018384.7
申请日：2001-04-30
申请人： FUJITSU LIMITED
发明人： Matsuzaki, Yasurou
IPC分类号： G11C11/406 , G11C11/4072
CPC分类号： G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/4072 , G11C11/4094 , G11C2211/4061 , G11C2211/4065
摘要： A memory circuit requiring refresh operations, comprising: a first circuit which receives a command (CMD) in synchronization with a clock signal (CK1), and which generates a first internal command (RD, WR) internally and a second circuit which generates a second internal command, e.g. a refresh command (REF), internally in a prescribed refresh cycle. An internal circuit, according to said first internal command (RD, WR), executes corresponding control through clock-synchronous operations, and when said refresh command (REF) is issued, sequentially executes control corresponding to the refresh command (REF) and control corresponding to said first internal command (RD, WR) through clock-asynchronous operations. When a refresh timing signal is generated, the refresh operation can be interrupted among external command operations.
摘要翻译：一种需要刷新操作的存储器电路，包括：第一电路，与时钟信号（CK1）同步地接收命令（CMD），并在内部产生第一内部命令（RD，WR），以及产生第二电路的第二电路内部命令，例如刷新命令（REF），在规定的刷新周期内部。根据所述第一内部命令（RD，WR）的内部电路通过时钟同步操作执行相应的控制，并且当发出所述刷新命令（REF）时，顺序地执行与刷新命令（REF）相对应的控制，并且对应于通过时钟异步操作到第一个内部命令（RD，WR）。当产生刷新定时信号时，可以在外部命令操作之间中断刷新操作。

78. 发明授权

EP1150301B1 Memory circuit with automatic refresh function, and integrated circuit device with automatic internal command function 有权
标题翻译：存储具有自动刷新功能和切换单元具有自动内部指令功能
公开(公告)号：EP1150301B1
公开(公告)日：2005-11-02
申请号：EP01303938.3
申请日：2001-04-30
申请人： FUJITSU LIMITED
发明人： Matsuzaki, Yasurou
IPC分类号： G11C11/406 , G11C11/4072
CPC分类号： G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/4072 , G11C11/4094 , G11C2211/4061 , G11C2211/4065

79. 发明公开

EP1543524A2 REFRESH CONTROL CIRCUIT FOR ICS WITH A MEMORY ARRAY 审中-公开
标题翻译：更新控制安排有记忆电池技术领域集成电路的
公开(公告)号：EP1543524A2
公开(公告)日：2005-06-22
申请号：EP03775142.7
申请日：2003-08-26
申请人： Infineon Technologies AG
发明人： JAIN, Raj Kumar
IPC分类号： G11C11/406 , G11C11/405 , G11C8/16
CPC分类号： G11C11/40603 , G11C8/16 , G11C11/405 , G11C11/406 , G11C11/40615 , G11C2211/4061 , G11C2211/4067
摘要： An IC having an array of memory cells that can be accessed through two different ports is described. Read/write operation is performed through one of the ports. The refresh of the memory cell is performed through the other port. In one embodiment, the other port is only used internally to the memory array.

80. 发明公开

EP1517332A1 SEMICONDUCTOR MEMORY 有权
标题翻译：半导体存储器
公开(公告)号：EP1517332A1
公开(公告)日：2005-03-23
申请号：EP03705345.1
申请日：2003-02-20
申请人： FUJITSU LIMITED
发明人： NAKAMURA, Toshikazu c/o FUJITSU LIMITED , ETO, Satoshi c/o FUJITSU LIMITED , MIYO, Toshiya c/o FUJITSU LIMITED
IPC分类号： G11C11/401
CPC分类号： G11C11/40603 , G11C7/22 , G11C11/401 , G11C11/406 , G11C11/40615 , G11C11/4076 , G11C29/02 , G11C29/022 , G11C29/028 , G11C29/50012 , G11C2207/2281 , G11C2211/4061
摘要： A timer measures a predetermined time from the reception of an external access signal, and outputs an access request signal after the predetermined time has elapsed. The external access signal causes a memory core to execute a read operation, and the access request signal causes the memory core to operate. The predetermined time is set to be longer than a core operation time for the memory core to perform a single operation. The memory core thus performs no operation when the external access signal varies in a time shorter than the predetermined time. Consequently, it is possible to prevent the memory core from malfunctioning and data retained therein from crashing even when external access signals are supplied at intervals at which the memory core is unable to properly operate.
摘要翻译：定时器从接收外部访问信号开始测量预定时间，并在预定时间过去之后输出访问请求信号。外部访问信号使存储器核心执行读取操作，并且访问请求信号使存储器核心操作。预定时间被设置为比存储器核心执行单个操作的核心操作时间长。因此，当外部存取信号在短于预定时间的时间内变化时，存储器核心不执行操作。因此，即使外部访问信号以存储器内核无法正常操作的间隔提供，也可以防止内存内核发生故障并保留其中的数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式