专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明公开

EP1564748A3 Multi-port memory based on DRAM core 有权
标题翻译： DRAM的基础上，多端口存储器
公开(公告)号：EP1564748A3
公开(公告)日：2006-03-29
申请号：EP05010995.8
申请日：2001-10-02
申请人： FUJITSU LIMITED
发明人： Matsuzaki, Yasurou Fujitsu Limited , Suzuki, Takaaki Fujitsu Limited , Yamazaki, Masafumi Fujitsu Limited , Kawasaki, Kenichi Fujitsu Limited , Kamata, Shinnosuke Fujitsu Limited
IPC分类号： G11C8/16
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107
摘要： A semiconductor memory device includes a plurality of N external ports, each of which receives commands, and an internal circuit which performs at least N access operations during a minimum interval of the commands that are input into one of the external ports.

72. 发明公开

EP1564749A2 Multi-port memory based on DRAM core 有权
标题翻译： Multiportspeicher auf Basis von DRAM
公开(公告)号：EP1564749A2
公开(公告)日：2005-08-17
申请号：EP05010996.6
申请日：2001-10-02
申请人： FUJITSU LIMITED
发明人： Matsuzaki, Yasurou Fujitsu Limited , Suzuki, Takaaki Fujitsu Limited , Yamazaki, Masafumi Fujitsu Limited , Kawasaki, Kenichi Fujitsu Limited , Kamata, Shinnosuke Fujitsu Limited
IPC分类号： G11C8/16
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107
摘要： A semiconductor memory device includes a plurality of N external ports, each of which receives commands, and an internal circuit which performs at least N access operations during a minimum interval of the commands that are input into one of the external ports.
摘要翻译：半导体存储器件包括多个N个外部端口，每个N个外部端口接收命令;以及内部电路，其在输入到一个外部端口的命令的最小间隔期间执行至少N次访问操作。

73. 发明授权

EP1220226B1 Multi-port memory based on DRAM core 有权
标题翻译：基于DRAM内核的多端口内存
公开(公告)号：EP1220226B1
公开(公告)日：2005-08-17
申请号：EP01308424.9
申请日：2001-10-02
申请人： FUJITSU LIMITED
发明人： Matsuzaki, Yasurou, c/o Fujitsu Limited , Suzuki, Takaaki, c/o Fujitsu Limited , Yamazaki, Masafumi, c/o Fujitsu Limited , Kawasaki, Kenichi, c/o Fujitsu Limited , Kamata, Shinnosuke, c/o Fujitsu Limited
IPC分类号： G11C8/16
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107

74. 发明授权

EP0829880B1 Semiconductor memory device with an increased band width 失效
标题翻译：具有增加的带宽的半导体存储器件
公开(公告)号：EP0829880B1
公开(公告)日：2002-12-04
申请号：EP97301157.0
申请日：1997-02-21
申请人： FUJITSU LIMITED
发明人： Tsuboi, Hironobu , Okajima, Yoshinori , Higuchi, Tsuyoshi , Koga, Makoto
IPC分类号： G11C5/02 , G11C11/409
CPC分类号： G11C5/025 , G11C7/10 , G11C11/409

75. 发明授权

EP0750311B1 Amplificateur de ligne pour mémoire statique RAM 失效
标题翻译：线路放大器的静态RAM内存
公开(公告)号：EP0750311B1
公开(公告)日：2000-03-29
申请号：EP96401319.7
申请日：1996-06-18
申请人： MHS
发明人： Piquet, Philippe Franck
IPC分类号： G11C7/06 , G11C11/409
CPC分类号： G11C11/409 , G11C7/062

76. 发明授权

EP0640976B1 Semiconductor memory device and method of driving same 失效
标题翻译：它们的一种半导体存储器件及其操作方法
公开(公告)号：EP0640976B1
公开(公告)日：1999-11-03
申请号：EP94113360.5
申请日：1994-08-26
申请人： Oki Electric Industry Co., Ltd.
发明人： Tanaka, Yasuhiro , Tanabe, Tetsuya , Tanoi, Satoru
IPC分类号： G11C7/00 , G11C11/409
CPC分类号： G11C11/409 , G11C7/12 , G11C7/18

77. 发明公开

EP0948792A1 METHOD AND APPARATUS FOR SHARING SENSE AMPLIFIERS BETWEEN MEMORY BANKS 无效
标题翻译：用于读取放大器的使用方法和系统锁存存储
公开(公告)号：EP0948792A1
公开(公告)日：1999-10-13
申请号：EP97953233.0
申请日：1997-12-17
申请人： Rambus, Inc.
发明人： BARTH, Richard, M. , STARK, Donald, C. , TSERN, Ely, K.
IPC分类号： G11C7 , G11C11
CPC分类号： G11C7/06 , G11C7/00 , G11C11/409
摘要： A memory device includes a first memory bank and a second memory bank, each memory bank having at least one subarray of memory cells. Multiple sense amplifiers are coupled to both the first memory bank and the second memory bank. The multiple sense amplifiers are configured for use by both the first memory bank and the second memory bank, but not simultaneously. A control mechanism is used to avoid accessing the first memory bank and the second memory bank simultaneously. The sharing of sense amplifiers between memory banks minimizes the die area penalty caused by additional memory banks.

78. 发明授权

EP0868725B1 VERFAHREN ZUM BETRIEB EINER SRAM MOS-TRANSISTOR SPEICHERZELLE 失效
标题翻译：一种用于操作SRAM MOS晶体管存储单元
公开(公告)号：EP0868725B1
公开(公告)日：1999-06-02
申请号：EP96946189.6
申请日：1996-12-12
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： BERTHOLD, Jörg , DRESEL, Jürgen
IPC分类号： G11C11/419 , G11C11/409
CPC分类号： G11C11/419 , G11C11/409

79. 发明公开

EP0750311A1 Amplificateur de ligne pour mémoire statique RAM 失效
标题翻译： Leitungsverstärkerfürstatische RAM-Speicher
公开(公告)号：EP0750311A1
公开(公告)日：1996-12-27
申请号：EP96401319.7
申请日：1996-06-18
申请人： MATRA MHS
发明人： Piquet, Philippe Franck
IPC分类号： G11C7/06 , G11C11/409
CPC分类号： G11C11/409 , G11C7/062
摘要： L'invention concerne un amplificateur de ligne pour mémoire statique RAM.
L'amplificateur comprend une première et une deuxième tranche (1 1 , 1 2 ) formée par les transistors (TP 1 , TN 1 , TN 2 ) et (TP 2 , TN 3 , TN 2 ) connectés en série entre la tension d'alimentation (Vdd) et de référence (Vss). Une réaction positive est réalisée par liaison directe (IN 3 , IN 4 ), et un transistor de commutation d'évaluation (TP 3 ) permet d'égaliser les valeurs des tensions sur les noeuds internes (IN 3 et IN 4 ) à l'équilibre. Sur commande de lecture (CL), le transistor (TN 2 ) permet d'amplifier la différence préliminaire entre niveaux de tension due à une transition du signal bit (D) et bit complémenté (D) appliqué sur les noeuds internes (IN 1 , IN 2 ). Un transistor de précharge (TN 4 ) est commun aux branches (1 1 ) et (1 2 ) et permet d'augmenter la vitesse de commutation.
Application à la réalisation de mémoires statiques RAM sous forme de circuits intégrés en technologie CMOS.
摘要翻译：放大器包括一个具有PMOS晶体管（TP1）的并行支路（TP1，TN1，TN2），其栅极接收信号位D.并行支路（TP2，TN3）具有接收互补信号的PMOS晶体管（TP2）位，NOT-D。两个PMOS晶体管对施加到其栅极的低正电压具有预定的限制。两个分支共用的NMOS晶体管（TN2）放大由两个信号产生的电压电平之间的差异，并在其门口接收读取控制信号（CL）。预加载晶体管（TN4）的栅极在其栅极处接收预加载控制信号（CPRECH），并形成正反馈。开关PMOS晶体管（TP3）的栅极由互补预充电控制信号（NOT-PRECH）控制。

80. 发明公开

EP0640976A3 Semiconductor memory device and method of driving same 失效
标题翻译：一种半导体存储器件及其操作方法。
公开(公告)号：EP0640976A3
公开(公告)日：1995-10-11
申请号：EP94113360.5
申请日：1994-08-26
申请人： Oki Electric Industry Co., Ltd.
发明人： Tanaka, Yasuhiro , Tanabe, Tetsuya , Tanoi, Satoru
IPC分类号： G11C7/00 , G11C11/409
CPC分类号： G11C11/409 , G11C7/12 , G11C7/18
摘要： A semiconductor memory device according to the present invention is constructed in such a manner that two first and second memory circuits are respectively electrically connected to one sense amplifier provided between the memory circuits through changeover elements and equalize elements are electrically connected to their corresponding bit line pairs included in the memory circuits. Owing to this construction, an operation for resetting the bit line pair in the first memory circuit and the sense amplifier after completion of access to the first memory circuit and an operation for reading data into the bit line pair in the second memory circuit can be performed so as to timely overlap each other. It is therefore possible to obtain quick-access to the second memory circuit.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式