会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 51. 发明公开
    • Circuit for the detection of clock signal period abnormalities
    • 在einem Taktsignal的Schaltung zur Detektion vonStörungender Periodendauer
    • EP1237282A1
    • 2002-09-04
    • EP02250671.1
    • 2002-01-31
    • NEC CORPORATION
    • Senba, Hisanori, c/o NEC Micro Systems, Ltd.
    • H03K21/40
    • G01R31/31727H03K5/159H03K5/19
    • The invention provides for a clock monitoring circuit comprising a first flip-flop circuit for latching and outputting an input signal when a given transition of a clock signal occurs between its two logic levels, a second flip-flop circuit for latching and outputting the output signal of the first flip-flop circuit when a given transition of the clock signal occurs between its two logic levels, delay means for delaying the output signal of the second flip-flop circuit by a time interval that is shorter than a predetermined period of the clock signal and for outputting the resultant signal as an input signal to the first flip-flop circuit, and a gate circuit for receiving the output signal of the first flip-flop circuit and the output signal of the second flip-flop circuit, and for outputting a signal of a first logic level when the period of the clock signal is equal to, or greater than, the predetermined time interval and for outputting a signal of a second logic level when the period of the clock signal is shorter than the predetermined time interval.
    • 本发明提供了一种时钟监视电路,其包括第一触发器电路,用于当在其两个逻辑电平之间发生时钟信号的给定转换时锁存和输出输入信号;第二触发器电路,用于锁存和输出输出信号 当在其两个逻辑电平之间发生时钟信号的给定转变时,第一触发器电路的延迟装置,用于将第二触发器电路的输出信号延迟比时钟的预定时间段的时间间隔 信号并将所得到的信号作为输入信号输出到第一触发器电路;以及门电路,用于接收第一触发器电路的输出信号和第二触发器电路的输出信号,并用于输出 当时钟信号的周期等于或大于预定时间间隔时,当第一逻辑电平的信号为第一逻辑电平时,输出第二逻辑电平的信号 d的时钟信号比预定的时间间隔短。
    • 52. 发明公开
    • Taktgeber zur Erzeugung eines im Frequenzspektrum verschliffenen Systemtaktes
    • 时钟在模糊不清的频谱生成的系统时钟
    • EP1217498A2
    • 2002-06-26
    • EP01106972.1
    • 2001-03-21
    • Micronas GmbH
    • Bock, Christian, Dr.
    • G06F1/04
    • G06F1/10H03K5/159H04B15/04H04B2215/064H04B2215/067
    • Taktgeber (100) mit einem Zufallszahlengenerator (1) und einem Phasenmodulator (4) zur Erzeugung eines im Frequenzspektrum verschliffenen und damit störstrahlarmen Systemtaktes (c1), wobei zwischen den Zufallszahlengenerator (1) und den Phasenmodulator (4) ein Integrator (3) für die vom Zufallszahlengenerator gelieferten Zufallszahlen (z1) eingefügt ist. Der Ausgang des Integrators (3) steuert den jeweiligen Phasenwert (pa) im Phasenmodulator (4). Der Integrator (3) ist mit einer Kontrolleinrichtung (7) gekoppelt ist, die in die Zufallszahlen (z1, z2) oder den Integrationsvorgang eingreift, um vorgegebene Grenzwerte (G1, G1'; G2, G2'; G3, G3') bei der Integration nicht zu überschreiten.
    • 时钟(100),具有一个随机数生成器(1)和一个相位调制器(4),用于产生在频谱含糊,因此störstrahlarmen系统时钟(C1),从而使随机数生成器(1)和相位调制器(4)之间,一个积分器(3) 由随机数发生器的随机数提供(Z1)被插入。 积分器(3)的输出控制在相位调制器(4)的相应的相位值(PA)。 积分器(3)中的随机数耦合到控制装置(7)(Z1,Z2)或集成过程进行干预,预定极限值(G1,G1 G3,G3“ '; G2,G2')在 不超过整合。