会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明授权
      US06780769B2 Method of manufacturing structure for connecting interconnect lines including metal layer with thickness larger than thickness of metallic compound layer 有权
    • Method of manufacturing structure for connecting interconnect lines including metal layer with thickness larger than thickness of metallic compound layer
    • 制造包括厚度大于金属化合物层厚度的金属层的互连线的结构的制造方法
    • US06780769B2
    • 2004-08-24
    • US10464502
    • 2003-06-19
    • Masahiko Fujisawa , Akihiko Ohsaki , Noboru Morimoto
    • Masahiko Fujisawa , Akihiko Ohsaki , Noboru Morimoto
    • H01L2144
    • H01L21/76846 , H01L23/53238 , H01L2924/0002 , H01L2924/00
    • A metal layer (7), a metallic compound layer (8) and a metal layer (9) are stacked in this order when viewed from the side of a first copper interconnect line (2) and an interlayer insulating film (5) to constitute a second conductive barrier layer (20). As the material for the metal layers (7) and (9), an element having an atomic weight higher than that of copper such as tungsten (W) or tantalum (Ta) is applicable. A second copper interconnect line (6) is conductively connected to the first copper interconnect line (2) at a contact hole (12) through the second conductive barrier layer (20). As the ratio of the volume of the second copper interconnect line (6) at the region for filling a trench (11) to the volume of the second copper interconnect line (6) at the region for filling the contact hole (12) increases, tensile stress to be concentrated at the contact hole (12) becomes greater. As a result, a void is likely to be generated in the contact hole (12). In view of this, in order to improve the adhesion especially between the second copper interconnect line (6) at the region for filling the contact hole (12) and the second conductive barrier layer (20), the metal layer (9) is provided.
    • 从第一铜互连线（2）和层间绝缘膜（5）的侧面观察时，依次层叠金属层（7），金属化合物层（8）和金属层（9），构成 第二导电阻挡层（20）。 作为金属层（7）和（9）的材料，可以使用原子量高于诸如钨（W）或钽（Ta）的铜的元素。 第二铜互连线（6）通过第二导电阻挡层（20）在接触孔（12）处导电地连接到第一铜互连线（2）。 由于在填充接触孔（12）的区域处，用于填充沟槽（11）的区域处的第二铜互连线（6）的体积与第二铜互连线（6）的体积的比率增加， 要集中在接触孔（12）处的拉伸应力变大。 结果，在接触孔（12）中容易产生空隙。 鉴于此，为了改善在用于填充接触孔（12）的区域和第二导电阻挡层（20）之间的第二铜互连线（6）之间的粘合性，提供了金属层（9） 。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US06624516B2 Structure for connecting interconnect lines with interposed layer including metal layers and metallic compound layer 有权
    • Structure for connecting interconnect lines with interposed layer including metal layers and metallic compound layer
    • 用于连接具有包括金属层和金属化合物层的插入层的互连线的结构
    • US06624516B2
    • 2003-09-23
    • US09978005
    • 2001-10-17
    • Masahiko Fujisawa , Akihiko Ohsaki , Noboru Morimoto
    • Masahiko Fujisawa , Akihiko Ohsaki , Noboru Morimoto
    • H01L2348
    • H01L21/76846 , H01L23/53238 , H01L2924/0002 , H01L2924/00
    • A metal layer (7), a metallic compound layer (8) and a metal layer (9) are stacked in this order when viewed from the side of a first copper interconnect line (2) and an interlayer insulating film (5) to constitute a second conductive barrier layer (20). As the material for the metal layers (7) and (9), an element having an atomic weight higher than that of copper such as tungsten (W) or tantalum (Ta) is applicable. A second copper interconnect line (6) is conductively connected to the first copper interconnect line (2) at a contact hole (12) through the second conductive barrier layer (20). As the ratio of the volume of the second copper interconnect line (6) at the region for filling a trench (11) to the volume of the second copper interconnect line (6) at the region for filling the contact hole (12) increases, tensile stress to be concentrated at the contact hole (12) becomes greater. As a result, a void is likely to be generated in the contact hole (12). In view of this, in order to improve the adhesion especially between the second copper interconnect line (6) at the region for filling the contact hole (12) and the second conductive barrier layer (20), the metal layer (9) is provided.
    • 从第一铜互连线（2）和层间绝缘膜（5）的侧面观察时，依次层叠金属层（7），金属化合物层（8）和金属层（9），构成 第二导电阻挡层（20）。 作为金属层（7）和（9）的材料，可以使用原子量高于诸如钨（W）或钽（Ta）的铜的元素。 第二铜互连线（6）通过第二导电阻挡层（20）在接触孔（12）处导电地连接到第一铜互连线（2）。 由于在填充接触孔（12）的区域处，用于填充沟槽（11）的区域处的第二铜互连线（6）的体积与第二铜互连线（6）的体积的比率增加， 要集中在接触孔（12）处的拉伸应力变大。 结果，在接触孔（12）中容易产生空隙。 鉴于此，为了改善在用于填充接触孔（12）的区域和第二导电阻挡层（20）之间的第二铜互连线（6）之间的粘合性，提供了金属层（9） 。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US06716731B2 Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate 失效
    • Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate
    • 用于降低电极和半导体衬底之间的接触电阻的半导体器件和方法
    • US06716731B2
    • 2004-04-06
    • US09838227
    • 2001-04-20
    • Masahiko Fujisawa
    • Masahiko Fujisawa
    • H01L213205
    • H01L29/665 , H01L21/28518 , H01L2924/0002 , H01L2924/00
    • A main electrode is connected to an n-type semiconductor layer selectively formed on a major surface of a silicon substrate. A silicide layer is interposed between the main electrode and the semiconductor layer. The silicide layer is heat-treated at 600° C. to 850° C. for at least 30 minutes, to have an epitaxial layer selectively epitaxially growing in a specific direction such as the direction toward the semiconductor layer. Therefore, irregularities are formed on the interface between the suicide layer and the semiconductor layer. The interface resistivity between the silicide layer and the semiconductor layer is low due to the presence of the epitaxial layer, and besides the contact area of the interface is large due to the irregularities of the interface. Consequently, the contact resistance between the main electrode and the semiconductor layer is effectively reduced. Thus, the contact resistance between the main electrode and the semiconductor substrate is reduced.
    • 主电极连接到选择性地形成在硅衬底的主表面上的n型半导体层。 硅化物层介于主电极和半导体层之间。 将硅化物层在600℃至850℃下热处理至少30分钟，以使外延层选择性地沿着朝向半导体层的<110>方向的特定方向外延生长。 因此，在硅化物层和半导体层之间的界面上形成凹凸。 由于外延层的存在，硅化物层和半导体层之间的界面电阻率低，并且由于界面的不规则性，接口的接触面积也很大。 因此，主电极和半导体层之间的接触电阻被有效地降低。 因此，主电极和半导体衬底之间的接触电阻降低。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号