会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 5. 发明申请
      US20160071224A1 Smart Table Service 审中-公开
    • Smart Table Service
    • 智能表服务
    • US20160071224A1
    • 2016-03-10
    • US14480530
    • 2014-09-08
    • Xin Huang
    • Xin Huang
    • G06Q50/12 , G06Q20/10 , G06Q20/32
    • G06Q50/12 , G06Q20/102 , G06Q20/204 , G06Q20/322 , G06Q20/3276
    • The instant application discloses, among other things, a Smart Table Service. In one embodiment, it may include ways for any entity, such as a restaurant, for example, to provide services to patrons, who may use their own devices. For instance, a restaurant may provide a linear barcode or quick response (QR) barcode, or other machine-readable symbol associated with a table, bar seat, or other location where a patron may wish to order, pay, call wait staff, or request other services. A patron at a location may scan a provided code using any device such as a smartphone, smartwatch, or intelligent eyewear, for example, and a server may receive a message indicating the location. In response to the location, the server may provide a web site or communicate with an app on the patron's device, allowing the patron to perform an action, such as ordering or paying.
    • 本应用程序尤其公开了智能表服务。 在一个实施例中，它可以包括诸如餐馆的任何实体（例如，向可以使用其自己的设备的顾客提供服务）的方式。 例如，餐厅可以提供线性条形码或快速响应（QR）条形码或与桌子，酒吧座位或顾客可能希望订购，支付，呼叫等待人员或其他地点的其他位置相关联的其他机器可读符号 请求其他服务。 例如，位置的顾客可以使用例如智能电话，智能手表或智能眼镜等任何设备来扫描提供的代码，并且服务器可以接收指示位置的消息。 响应于该位置，服务器可以提供网站或与顾客设备上的应用通信，允许顾客执行诸如订购或支付的动作。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US09034702B2 Method for fabricating silicon nanowire field effect transistor based on wet etching 有权
    • Method for fabricating silicon nanowire field effect transistor based on wet etching
    • 基于湿蚀刻制造硅纳米线场效应晶体管的方法
    • US09034702B2
    • 2015-05-19
    • US13511123
    • 2011-11-18
    • Ru Huang , Jiewen Fan , Yujie Ai , Shuai Sun , Runsheng Wang , Jibin Zou , Xin Huang
    • Ru Huang , Jiewen Fan , Yujie Ai , Shuai Sun , Runsheng Wang , Jibin Zou , Xin Huang
    • H01L21/336 , H01L21/8234 , H01L29/66 , H01L29/423 , H01L29/786
    • H01L29/66772 , H01L29/42392 , H01L29/78696
    • Disclosed herein is a method for fabricating a silicon nanowire field effect transistor based on a wet etching. The method includes defining an active region; depositing a silicon oxide film as a hard mask, forming a pattern of a source and a drain and a fine bar connecting the source and the drain; transferring the pattern on the hard mask to a silicon substrate by performing etching process for the silicon substrate; performing ion implanting; etching the silicon substrate by wet etching, so that the silicon fine bar connecting the source and the drain is suspended; reducing the silicon fine bar to a nano size to form a silicon nanowire; depositing a polysilicon film; forming a polysilicon gate line acrossing the silicon nanowire by electron beam lithography and forming a structure of nanowire-all-around; forming a silicon oxide sidewall at both sides of the polysilicon gate line, by depositing a silicon oxide film and subsequently etching the silicon oxide film; forming the source and the drain by using ion implantation and high temperature annealing, so that the silicon nanowire field effect transistor is finally fabricated. The method is compatible with a conventional integrated circuit fabrication technology. The fabrication process is simple and convenient, and has a short cycle.
    • 本文公开了一种基于湿蚀刻制造硅纳米线场效应晶体管的方法。 该方法包括定义活动区域; 沉积氧化硅膜作为硬掩模，形成源极和漏极的图案以及连接源极和漏极的细棒; 通过对硅衬底进行蚀刻处理，将硬掩模上的图案转移到硅衬底; 进行离子注入; 通过湿蚀刻蚀刻硅衬底，使得连接源极和漏极的硅细棒悬空; 将硅细棒还原成纳米尺寸以形成硅纳米线; 沉积多晶硅膜; 通过电子束光刻形成跨越硅纳米线的多晶硅栅极线，并形成全纳米线的结构; 在多晶硅栅极线的两侧形成硅氧化物侧壁，通过沉积氧化硅膜并随后蚀刻氧化硅膜; 通过离子注入和高温退火形成源极和漏极，从而最终制造出硅纳米线场效应晶体管。 该方法与传统的集成电路制造技术相兼容。 制造工艺简单方便，循环周期短。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US08829912B2 Tribocharge test fixture 有权
    • Tribocharge test fixture
    • 摩擦电试验夹具
    • US08829912B2
    • 2014-09-09
    • US13059869
    • 2009-08-26
    • Xin Huang , Jun Hu , Qiang Wang
    • Xin Huang , Jun Hu , Qiang Wang
    • G01R29/12 , G01N33/44 , G01N27/60
    • G01N27/60 , G01N33/442
    • A fixture can include a test fixture that holds an object whose electrostatic charge characteristics are to be measured, means for moving a piece of rubbing material into contact with the object, and means for rubbing a surface of the object. A method for measuring the electrostatic charge characteristics of an object using a test fixture can include: placing the object in the test fixture, moving a piece of rubbing material into contact with the object and rubbing a surface of the object with the piece of rubbing material for a period of time. The rubbing causes an electrostatic charge to be built up on the surface of the object. The electrostatic charge characteristics of the object can be measured and the measured electrostatic charge characteristics of the object can be displayed.
    • 固定装置可以包括固定要测量其静电荷特性的物体的测试夹具，用于将一块摩擦材料移动到与物体接触的装置，以及用于摩擦物体表面的装置。 使用测试夹具测量物体的静电电荷特性的方法可以包括：将物体放置在测试夹具中，使一块摩擦材料与物体接触并用该摩擦材料摩擦物体的表面 一段时间。 摩擦会导致在物体表面上形成静电电荷。 可以测量物体的静电电荷特性，并且可以显示物体的测量的静电电荷特性。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明申请
      US20120313154A1 MOS Transistor Having Combined-Source Structure With Low Power Consumption and Method for Fabricating the Same 有权
    • MOS Transistor Having Combined-Source Structure With Low Power Consumption and Method for Fabricating the Same
    • 具有低功耗的组合源结构的MOS晶体管及其制造方法
    • US20120313154A1
    • 2012-12-13
    • US13501241
    • 2011-10-14
    • Ru Huang , Qianqian Huang , Zhan Zhan , Xin Huang , Yangyuan Wang
    • Ru Huang , Qianqian Huang , Zhan Zhan , Xin Huang , Yangyuan Wang
    • H01L21/336 , H01L29/78
    • H01L29/7839
    • The present invention discloses a MOS transistor having a combined-source structure with low power consumption, which relates to a field of field effect transistor logic devices and circuits in CMOS ultra-large-scaled integrated circuits. The MOS transistor includes a control gate electrode layer, a gate dielectric layer, a semiconductor substrate, a Schottky source region, a highly-doped source region and a highly-doped drain region. An end of the control gate extends to the highly-doped source region to form a T shape, wherein the extending region of the control gate is an extending gate and the remaining region of the control gate is a main gate. The active region covered by the extending gate is a channel region, and material thereof is the substrate material. A Schottky junction is formed between the Schottky source region and the channel under the extending gate. The combined-source structure according to the invention combines a Schottky barrier and a T-shaped gate, improves the performance of the device, and the fabrication method thereof is simple. Thus, a higher turn-on current, a lower leakage current, and a steeper subthreshold slope can be obtained, and the present application can be applied in the field of low power consumption and have a higher practical value.
    • 本发明公开了一种具有低功耗的组合源结构的MOS晶体管，其涉及CMOS超大规模集成电路中的场效应晶体管逻辑器件和电路领域。 MOS晶体管包括控制栅极电极层，栅极电介质层，半导体衬底，肖特基源区，高掺杂源极区和高掺杂漏极区。 控制栅极的一端延伸到高掺杂源极区域以形成T形，其中控制栅极的延伸区域是延伸栅极，控制栅极的其余区域是主栅极。 由延伸栅极覆盖的有源区是沟道区，其材料是衬底材料。 在肖特基源区域和延伸栅极下方的通道之间形成肖特基结。 根据本发明的组合源结构组合了肖特基势垒和T形门，提高了器件的性能，其制造方法简单。 因此，可以获得更高的导通电流，较低的漏电流和更陡的亚阈值斜率，并且本申请可以应用于低功耗领域并具有较高的实用价值。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号