专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07015720B2 Driver circuit 失效
标题翻译：驱动电路
公开(公告)号：US07015720B2
公开(公告)日：2006-03-21
申请号：US10749928
申请日：2003-12-29
申请人： Gerhard Schrom , Peter Hazucha , Jae-Hong Hahn , Vivek K. De
发明人： Gerhard Schrom , Peter Hazucha , Jae-Hong Hahn , Vivek K. De
IPC分类号： H03K19/0175
CPC分类号： H03K17/691 , H03K19/0013
摘要： A circuit includes a first driver, a second driver, and a transformer coupled to the first and second driver. In operation, the first driver receives a first signal from a first input port, the second driver receives a time-delayed version of the first signal from a second input port, and the transformer provides provide an output signal to an output port. A method includes receiving a first input signal, receiving a second input signal, and then processing the first input signal and the second input signal. The second input signal is a time-delayed version of the first input signal and the processing of the first input signal and the second input signal generates a half-raised cosine signal.
摘要翻译：电路包括第一驱动器，第二驱动器和耦合到第一和第二驱动器的变压器。在操作中，第一驱动器从第一输入端口接收第一信号，第二驱动器从第二输入端口接收第一信号的时间延迟版本，并且变压器向输出端口提供输出信号。一种方法包括接收第一输入信号，接收第二输入信号，然后处理第一输入信号和第二输入信号。第二输入信号是第一输入信号的时间延迟版本，第一输入信号和第二输入信号的处理产生半升余弦信号。

2. 发明授权

US07358770B2 Driver circuit 有权
标题翻译：驱动电路
公开(公告)号：US07358770B2
公开(公告)日：2008-04-15
申请号：US11277117
申请日：2006-03-21
申请人： Gerhard Schrom , Peter Hazucha , Jae-Hong Hahn , Vivek K. De
发明人： Gerhard Schrom , Peter Hazucha , Jae-Hong Hahn , Vivek K. De
IPC分类号： H03K19/0175
CPC分类号： H03K17/691 , H03K19/0013
摘要： A circuit includes a first driver, a second driver, and a transformer coupled to the first and second driver. In operation, the first driver receives a first signal from a first input port, the second driver receives a time-delayed version of the first signal from a second input port, and the transformer provides provide an output signal to an output port. A method includes receiving a first input signal, receiving a second input signal, and then processing the first input signal and the second input signal. The second input signal is a time-delayed version of the first input signal and the processing of the first input signal and the second input signal generates a half-raised cosine signal.
摘要翻译：电路包括第一驱动器，第二驱动器和耦合到第一和第二驱动器的变压器。在操作中，第一驱动器从第一输入端口接收第一信号，第二驱动器从第二输入端口接收第一信号的时间延迟版本，并且变压器向输出端口提供输出信号。一种方法包括接收第一输入信号，接收第二输入信号，然后处理第一输入信号和第二输入信号。第二输入信号是第一输入信号的时间延迟版本，第一输入信号和第二输入信号的处理产生半升余弦信号。

3. 发明申请

US20100219516A1 Power management integrated circuit 有权
标题翻译：电源管理集成电路
公开(公告)号：US20100219516A1
公开(公告)日：2010-09-02
申请号：US12660305
申请日：2010-02-24
申请人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： H01L23/495
CPC分类号： H01L25/0657 , H01L25/18 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2225/06513 , H01L2225/06527 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

4. 发明授权

US07315463B2 Apparatus and method for multi-phase transformers 有权
标题翻译：多相变压器的装置及方法
公开(公告)号：US07315463B2
公开(公告)日：2008-01-01
申请号：US10956192
申请日：2004-09-30
申请人： Gerhard Schrom , Peter Hazucha , Donald S. Gardner , Vivek K. De , Tanay Karnik
发明人： Gerhard Schrom , Peter Hazucha , Donald S. Gardner , Vivek K. De , Tanay Karnik
IPC分类号： H02M5/00
CPC分类号： H02M3/1584 , H01F27/38 , H01F27/42 , H01F37/00 , H01F2038/026
摘要： A method and apparatus for multi-phase transformers are described. In one embodiment, a coupled inductor topology for the multi-phase transformers comprising N primary inductors. In one embodiment, each primary inductor is coupled to one of N input nodes and a common output node. The transformer further includes N−1 secondary inductors coupled in series between one input node and the common output node. In one embodiment, the N−1 secondary inductors are arranged to couple energy from N−1 of the primary inductors to provide a common node voltage as an average of N input node voltages, wherein N is an integer greater than two. Other embodiments are described and claimed.
摘要翻译：描述了用于多相变压器的方法和装置。在一个实施例中，用于包括N个初级电感器的多相变压器的耦合电感器拓扑。在一个实施例中，每个主电感器耦合到N个输入节点和公共输出节点之一。变压器还包括串联耦合在一个输入节点和公共输出节点之间的N-1个次级电感器。在一个实施例中，N-1次级电感器被布置成耦合来自初级电感器的N-1的能量，以提供公共节点电压作为N个输入节点电压的平均值，其中N是大于2的整数。描述和要求保护其他实施例。

5. 发明申请

US20100115301A1 CPU POWER DELIVERY SYSTEM 审中-公开
标题翻译： CPU电源传输系统
公开(公告)号：US20100115301A1
公开(公告)日：2010-05-06
申请号：US12684257
申请日：2010-01-08
申请人： Siva G. Narendra , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： G06F1/26
CPC分类号： H01L25/18 , G06F1/189 , G06F1/26 , H01L25/0657 , H01L2224/16 , H01L2225/06513 , H01L2225/06527 , H01L2924/00011 , H01L2924/00014 , H01L2924/3011 , H01L2224/0401
摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电压调节器芯片。

6. 发明授权

US07098766B2 Magnetic material for transformers and/or inductors 有权
标题翻译：用于变压器和/或电感器的磁性材料
公开(公告)号：US07098766B2
公开(公告)日：2006-08-29
申请号：US10760591
申请日：2004-01-21
申请人： Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Vivek K. De
发明人： Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Vivek K. De
IPC分类号： H01F5/00
CPC分类号： H01F17/0006 , H01F10/132 , H01F10/187 , H01F10/265 , H01F2017/0053
摘要： A transformer is provided that includes a plurality of metal lines and a magnetic material provided about the plurality of metal lines. The magnetic material may include a structure to reduce Eddy currents flowing in the magnetic material. This structure may be a plurality of slots extending perpendicular to the metal lines. This structure may also be a laminated structure.
摘要翻译：提供一种变压器，其包括多个金属线和围绕多条金属线设置的磁性材料。磁性材料可以包括减少在磁性材料中流动的涡流的结构。该结构可以是垂直于金属线延伸的多个槽。该结构也可以是层叠结构。

7. 发明授权

US08288846B2 Power management integrated circuit 有权
标题翻译：电源管理集成电路
公开(公告)号：US08288846B2
公开(公告)日：2012-10-16
申请号：US12660305
申请日：2010-02-24
申请人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： H01L23/495 , H01L23/52 , H01L21/00
CPC分类号： H01L25/0657 , H01L25/18 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2225/06513 , H01L2225/06527 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

8. 发明授权

US07698576B2 CPU power delivery system 有权
标题翻译： CPU供电系统
公开(公告)号：US07698576B2
公开(公告)日：2010-04-13
申请号：US10955746
申请日：2004-09-30
申请人： Siva G. Narendra , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： G06F1/26
CPC分类号： H01L25/18 , G06F1/189 , G06F1/26 , H01L25/0657 , H01L2224/16 , H01L2225/06513 , H01L2225/06527 , H01L2924/00011 , H01L2924/00014 , H01L2924/3011 , H01L2224/0401
摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电压调节器芯片。

9. 发明授权

US07274181B2 Systems, multiphase power converters with droop-control circuitry and methods 有权
标题翻译：系统，具有下垂控制电路和方法的多相电力转换器
公开(公告)号：US07274181B2
公开(公告)日：2007-09-25
申请号：US10877939
申请日：2004-06-25
申请人： Gerhard Schrom , Peter Hazucha , Vivek K. De , Tanay Karnik
发明人： Gerhard Schrom , Peter Hazucha , Vivek K. De , Tanay Karnik
IPC分类号： G05F1/40 , G05F1/10
CPC分类号： H02M3/1584
摘要： Droop-control circuitry of a multiphase power converter determines when multiphase switching signals are concurrently at either a high or low state and temporarily clamps the output of the power converter to either a high or low voltage level in response thereto.
摘要翻译：多相功率转换器的下垂控制电路确定多相开关信号何时同时处于高电平或低电平状态，并将功率转换器的输出暂时钳位到高电平或低电压电平。

10. 发明申请

US20140089687A1 POWER MANAGEMENT INTEGRATED CIRCUIT 审中-公开
标题翻译：电源管理集成电路
公开(公告)号：US20140089687A1
公开(公告)日：2014-03-27
申请号：US13626357
申请日：2012-09-25
申请人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： G06F1/26
CPC分类号： G06F1/26 , G06F1/3206 , G06F1/324 , G06F1/3296 , H01L23/34 , H01L24/16 , H01L25/0657 , H01L2224/16145 , H01L2224/16227 , H01L2225/06513 , H01L2225/06517 , H01L2225/06589 , Y02D10/126 , Y02D10/172
摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式