会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 5. 发明公开
    • 반도체 장치의 제조 방법
    • 半导体器件的制造方法
    • KR20180016841A
    • 2018-02-20
    • KR20160100738
    • 2016-08-08
    • SAMSUNG ELECTRONICS CO LTD
    • PARK SANG JINEKO YONG SUNHWANG IN SEAK
    • H01L21/768H01L21/027H01L29/66
    • H01L21/28114H01L21/0337H01L21/28123H01L21/28132H01L27/0207H01L29/42376H01L29/4238H01L29/66795H01L29/7856
    • 미세한피치로더미게이트패턴을형성하는경우, 더미게이트패턴에발생할수 있는기울어짐을방지하는서포트부를형성하기위한반도체장치의제조방법을제공하기위한것이다. 상기반도체장치의제조방법은, 기판상에, 게이트층과, 맨드릴층을순차적으로형성하고, 상기맨드릴층상에제1 포토레지스트를형성하고, 상기제1 포토레지스트를마스크로이용하여, 상기맨드릴층의적어도일부를제거한맨드릴패턴을형성하되, 상기맨드릴패턴은제1 방향으로길게연장되고, 상기맨드릴패턴에포함된제1 맨드릴의일측에위치하는제1 맨드릴스페이서와상기제1 맨드릴의타측에위치하는제2 맨드릴스페이서를포함하는스페이서패턴을형성하고, 상기맨드릴패턴을제거한뒤, 상기제1 및제2 맨드릴스페이서를덮는희생층을형성하고, 상기희생층상에, 상기제1 맨드릴스페이서의일부및 제2 맨드릴스페이서의일부와오버랩되며, 상기제1 방향과교차하는제2 방향으로길게연장되는브릿지패턴을포함하는제2 포토레지스트를형성하고, 상기제1 및제2 맨드릴스페이서와상기제2 포토레지스트를마스크로이용하여, 상기게이트층의적어도일부를제거한게이트패턴을형성하는것을포함한다.
    • 一种制造半导体器件的方法包括:在衬底上顺序地形成栅极层和心轴层;在心轴层上形成第一光致抗蚀剂;通过使用第一光致抗蚀剂作为掩模至少部分地去除心轴层来形成心轴图案; 间隔物图案,其包括位于所述心轴图案中所包括的第一心轴的一侧上的第一心轴间隔物和位于所述第一心轴的另一侧上的第二心轴间隔物,形成牺牲层,所述牺牲层在所述第一心轴间隔物和所述第二心轴间隔物之后 去除所述心轴图案,形成第二光致抗蚀剂,所述第二光致抗蚀剂包括在所述牺牲层上重叠所述第一和第二心轴间隔件的部分的桥接图案; 以及通过使用所述第一心轴间隔物和所述第二心轴间隔物和所述第二光致抗蚀剂作为掩模至少部分地去除所述栅极层来形成栅极图案。
    • 6. 发明公开
    • PHASE CHANGE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME
    • 相变存储器件及其制造方法
    • KR20090035787A
    • 2009-04-13
    • KR20070100745
    • 2007-10-08
    • SAMSUNG ELECTRONICS CO LTD
    • LIM YOUNG SOOKO YONG SUNKWON SUNG UNHWANG JAE SEUNG
    • H01L27/115
    • H01L45/12H01L27/2436H01L45/06H01L45/1233H01L45/126H01L45/144H01L45/1675G11C13/0004H01L45/143
    • A phase change memory device and a method for manufacturing the same is provided to increase production yield by protecting lifting defect of a contact plug due to a fume component of a phase change in the contact hole. An access transistor(62) has a channel of a fixed level corresponding to a gate stack formed on the surface of a semiconductor substrate(60). The access transistor comprises a source/drain region(S/D), and a gate insulating layer(64), a gate electrode(66), and a gate upper insulation film(68) are laminated on a gate stack. A source/drain region is electrically connected to a respective phase change material layer(96) and a bit line(88). The phase change material layer is electrically connected to a bottom electrode(94) and an upper electrode(98). The side of the phase change material layer and side of the upper electrode are surrounded by a capping layer(102) having a silicon nitride film. The lifting of third contact plug inside a fourth contact hole is prevented by using the capping layer.
    • 提供了一种相变存储器件及其制造方法,其通过保护接触孔中的相变的烟雾成分引起的接触塞的提升缺陷来提高产量。 存取晶体管(62)具有对应于形成在半导体衬底(60)的表面上的栅叠层的固定电平的沟道。 存取晶体管包括源/漏区(S / D),栅极绝缘层(64),栅极电极(66)和栅极上绝缘膜(68)层叠在栅叠层上。 源极/漏极区电连接到相应的相变材料层(96)和位线(88)。 相变材料层电连接到底部电极(94)和上部电极(98)。 相变材料层和上电极的一侧由具有氮化硅膜的覆盖层(102)包围。 通过使用覆盖层来防止第四接触孔内的第三接触插塞的提升。