会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明申请
    • PROCÉDÉ DE LITHOGRAPHIE À OPTIMISATION COMBINÉE DE L'ÉNERGIE RAYONNÉE ET DE LA GÉOMÉTRIE APPLICABLE SUR DES FORMES COMPLEXES
    • 具有组合优化的能量辐射方法和适用于复杂形状的几何测量方法
    • WO2014177776A1
    • 2014-11-06
    • PCT/FR2014/000086
    • 2014-04-17
    • ASELTA NANOGRAPHICS
    • TIPHINE, CharlesBAYLE, Sébastien
    • H01J37/302H01J37/317
    • H01J37/3026B82Y10/00B82Y40/00H01J37/3053H01J37/3174H01J2237/31764H01J2237/31769
    • Un procédé de génération de données relatives à l'écriture d'un motif par rayonnement électronique comporte initialement la fourniture (S1) d'un motif à réaliser qui forme un motif de travail avec une seule enveloppe externe. Le motif de travail est fracturé (S3) en un jeu de dessins élémentaires comportant chacun une seule enveloppe externe. Un jeu de conditions d'insolation est défini (S4) pour modéliser chaque dessin élémentaire. Un motif irradié de simulation (S5) est calculé à partir des jeux de conditions d'insolation associés aux jeux de dessins élémentaires. Le motif de simulation est comparé (S6) au motif à réaliser. Si le motif de simulation n'est pas représentatif du motif à réaliser (1), des vecteurs de décalage sont calculés. Les vecteurs de décalage sont représentatifs des différents écarts existant entre les deux motifs. L'enveloppe externe du motif à réaliser est modifiée à partir de vecteurs de déplacement déterminés à partir des vecteurs de décalage. Une nouvelle itération est réalisée.
    • 产生与通过电子辐射写入图案有关的数据的方法包括首先提供(S1)要生成的图案,其形成具有单个外部封套的工作图案。 工作模式被分割(S3)成为一组基本图,每一个包括一个外部信封。 定义一组照射条件(S4),用于对每个基本设计进行建模。 基于与基本图集相关联的照射条件的集合来计算照射的模拟图案(S5)。 将仿真模式与要生产的模式进行比较(S6)。 如果模拟模式不代表要产生的模式(1),则计算移位矢量。 移位向量表示两种模式之间存在的各种不匹配。 基于基于移位矢量确定的位移矢量来修改要产生的图案的外包络线。 进行新的迭代。
    • 3. 发明申请
    • METHOD OF APPLYING VERTEX BASED CORRECTIONS TO A SEMICONDUCTOR DESIGN
    • 将基于VERTEX的校正应用于半导体设计的方法
    • WO2016102607A1
    • 2016-06-30
    • PCT/EP2015/081059
    • 2015-12-22
    • ASELTA NANOGRAPHICS
    • QUAGLIO, ThomasMILLEQUANT, MathieuTIPHINE, Charles
    • G03F1/20G03F1/36G03F7/20
    • G03F1/20G03F1/36G03F1/78G03F7/705G03F7/70508G03F7/70616
    • The invention discloses an improved method of geometry corrections to be applied to properly transfer semiconductor designs on a wafer or a mask in nanometer scale processes. In contrast with some prior art techniques, geometry corrections and possibly dose corrections are applied before fracturing. Unlike edge based corrections, where the edges are displaced in parallel, the displacements applied to generated geometry corrections according to the invention do not preserve parallelism of the edges, which is specifically well suited for free form designs. A seed design is generated from the target design. Vertices connecting segments are placed along the seed design contour. Correction sites are placed on the segments. Displacement vectors are applied to the vertices. A simulated contour is generated and compared to the contour of the target design. The process is iterated until a match criteria between simulated and target design (or another stop criteria) is reached.
    • 本发明公开了一种改进的几何校正方法,其应用于在纳米级工艺中在晶片或掩模上适当地转移半导体设计。 与一些现有技术相反,在压裂之前应用几何校正和可能的剂量校正。 不同于基于边缘的校正,其中边缘平行移位,应用于根据本发明的生成的几何校正的位移不保留边缘的平行度,其特别适合于自由形式设计。 从目标设计生成种子设计。 连接片段的顶点沿种子设计轮廓放置。 校正站点放置在段上。 位移向量应用于顶点。 生成模拟轮廓并与目标设计的轮廓进行比较。 迭代该过程,直到达到模拟和目标设计(或另一个停止标准)之间的匹配标准。