专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100973822B1 액정 표시 장치의 구동 장치 失效
标题翻译：液晶显示装置的驱动装置
公开(公告)号：KR100973822B1
公开(公告)日：2010-08-03
申请号：KR1020030093846
申请日：2003-12-19
申请人： 삼성전자주식회사
发明人： 황장원
IPC分类号： G02F1/133
摘要： 본 발명은 액정 표시 장치의 구동 장치에 관한 것으로서, 소비 전력을 감소시킬 수 있는 다양한 반전 구동이 가능한 액정 표시 장치의 구동 장치에 관한 것이다.
스위칭 소자를 각각 포함하는 복수의 화소를 포함하는 액정 표시 장치를 구동하는 장치로서, 일렬로 배열된 복수의 시프트 레지스터를 포함하는 게이트 구동부, 복수의 계조 전압을 생성하는 계조 전압 생성부, 상기 계조 전압 중 영상 데이터에 해당하는 전압을 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부, 그리고 공통 전압을 생성하는 공통 전압 생성부를 포함하며, 상기 시프트 레지스터 각각은 복수의 스위칭 소자에 병렬로 연결되어 있고, 상기 스위칭 소자는 복수의 선택 신호에 의하여 순차적으로 턴온된다.
이런 방식으로, 소비 전력을 낮추는 한편 다양한 반전 구동을 행할 수 있다.
액정표시장치, 게이트구동부, 시프트레지스터, 클록신호, 수직동기시작신호, 중소형, 공통전압, 반전
摘要翻译：本发明涉及一种能够多种反向驱动的，这可以减少有关的液晶显示装置的驱动装置中的电力消耗的液晶显示装置的驱动装置。

2. 发明授权

KR100863999B1 어레이 기판 및 이를 갖는 액정표시장치 有权
标题翻译：阵列衬底和液晶显示器
公开(公告)号：KR100863999B1
公开(公告)日：2008-10-16
申请号：KR1020020064556
申请日：2002-10-22
申请人： 삼성전자주식회사
发明人： 정우석 , 황장원 , 김철호 , 송석천
IPC分类号： G02F1/1345
摘要： 불량률을 감소시킬 수 있는 어레이 기판 및 이를 갖는 액정표시장치가 개시된다. 어레이 기판은 단위 화소가 다수로 형성된 표시영역 및 표시영역의 주변에 형성된 주변영역으로 이루어진 기판 상에 단위 화소를 구동하기 위한 제1 신호를 전송하는 다수의 신호배선을 구비한다. 신호배선들은 주변영역에서 절연층을 사이에 두고 방전배선과 최초로 마주본다. 상기 방전배선은 제1 신호의 정상 범위를 벗어난 제2 신호가 상기 신호배선들을 통해 이동할 때 교차되는 부분에서 제2 신호를 방전시킨다. 따라서, 어레이 기판 및 액정표시장치의 불량률을 감소시킬 수 있다.

3. 发明公开

KR1020050062856A 액정 표시 장치의 구동 장치 失效
公开(公告)号：KR1020050062856A
公开(公告)日：2005-06-28
申请号：KR1020030093846
申请日：2003-12-19
申请人： 삼성전자주식회사
发明人： 황장원
IPC分类号： G02F1/133
摘要： 본 발명은 액정 표시 장치의 구동 장치에 관한 것으로서, 소비 전력을 감소시킬 수 있는 다양한 반전 구동이 가능한 액정 표시 장치의 구동 장치에 관한 것이다.
스위칭 소자를 각각 포함하는 복수의 화소를 포함하는 액정 표시 장치를 구동하는 장치로서, 일렬로 배열된 복수의 시프트 레지스터를 포함하는 게이트 구동부, 복수의 계조 전압을 생성하는 계조 전압 생성부, 상기 계조 전압 중 영상 데이터에 해당하는 전압을 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부, 그리고 공통 전압을 생성하는 공통 전압 생성부를 포함하며, 상기 시프트 레지스터 각각은 복수의 스위칭 소자에 병렬로 연결되어 있고, 상기 스위칭 소자는 복수의 선택 신호에 의하여 순차적으로 턴온된다.
이런 방식으로, 소비 전력을 낮추는 한편 다양한 반전 구동을 행할 수 있다.

4. 发明授权

KR100288772B1 액정 표시 장치 및 그 제조 방법 有权
公开(公告)号：KR100288772B1
公开(公告)日：2001-05-02
申请号：KR1019980048364
申请日：1998-11-12
申请人： 삼성전자주식회사
发明人： 황장원
IPC分类号： G02F1/136 , G02F1/1343
摘要： 투명한 하부 절연 기판 위에 채널 영역 및 채널 영역을 중심으로 양쪽에 소스 및 드레인 영역이 형성되어 있는 다결정 규소층이 형성되어 있다. 다결정 규소층을 덮는 게이트 절연막 위에는 게이트선 및 게이트선의 분지이며 채널 영역과 중첩되어 있는 게이트 전극을 포함하는 게이트 배선과 화소 사이에 세로 방향의 유지 전극 및 유지 전극을 연결하며 게이트선과 평행한 유지 전극선을 포함하는 유지 배선이 형성되어 있다. 또한, 게이트 절연막 위에는 게이트 배선 및 유지 배선을 덮는 제1 층간 절연막이 형성되어 있으며, 제1 층간 절연막은 게이트 배선과 유지 배선을 덮는 부분에만 형성되어 있고 게이트 절연막도 동일한 모양으로 형성되어 있다. 노출된 소스 및 드레인 영역 상부 및 화소에는 ITO로 이루어진 소스 및 드레인용 ITO 전극 및 화소 전극으로 이루어진 화소 패턴 형성되어 있다. 여기서, 화소 전극의 세로 가장자리 양쪽은 각각 유지 전극의 양쪽 가장자리 일부와 중첩되어 있다. 기판의 전면 위에는 화소 패턴을 덮고 소스용 ITO 전극을 노출시키는 접촉 구멍을 가지는 제2 층간 절연막이 형성되어 있다. 제2 층간 절연막 위에는 게이트선과 교차하여 화소를 정의하며 접촉 구멍을 통해 소스용 ITO 전극과 연결되어 있는 데이터선이 형성되어 있다. 이때, 데이터선은 화소 전극사이에 형성되어 있으며, 유지 전극과 중첩되어 있다.

5. 发明公开

KR1019990017329A 높은 온 전류와 낮은 오프 전류 특성을 지니는폴리실리콘박막 트랜지스터 및 그 제조방법 无效
标题翻译：具有高导通电流和低截止电流特性的多晶硅薄膜晶体管及其制造方法
公开(公告)号：KR1019990017329A
公开(公告)日：1999-03-15
申请号：KR1019970040230
申请日：1997-08-22
申请人： 삼성전자주식회사
发明人： 황장원
IPC分类号： H01L29/78
摘要： 본 발명은 높은 온 전류(On current)와 낮은 오프 전류(Off current) 특성을 지니는 폴리실리콘 TFT(박막 트랜지스터) 및 그 제조방법에 관한 것이다. 본 발명은 채널너비(channel width) 방향의 양 측면에 요철을 구비하는 사각형 형태의 게이트전극과, 상기 게이트전극의 하부에 형성된 게이트 절연막과, 상기 게이트 절연막의 하부에 형성되되 상기 요철이 형성된 상기 게이트전극의 양 측면에 셀프얼라인(self-align)된 LDD 영역(또는 오프셋 영역)과 상기 LDD 영역(또는 오프셋 영역) 사이에 형성된 채널영역과 상기 LDD 영역(또는 오프셋 영역)의 바깥쪽에 형성된 소오스/ 드레인 영역의 3영역으로 이루어진 활성층, 및 상기 활성층의 하부에 형성된 투명기판을 포함하는 것을 특징으로 하는 TFT를 제공한다. 본 발명은 또한 상기 TFT의 구조에서 상기 LDD 영역(또는 오프셋 영역)이 존재하지 않는 구조의 TFT도 제공한다.

6. 发明公开

KR1019970072455A 박막 트랜지스터 제조 방법 无效
公开(公告)号：KR1019970072455A
公开(公告)日：1997-11-07
申请号：KR1019960012561
申请日：1996-04-24
申请人： 삼성전자주식회사
发明人： 황장원
IPC分类号： H01L27/12
摘要： 박막트랜지스터의 제조방법에 대해 기재되어 있다. 이는, 박막트랜지스터를 형성하는 단계, 박막트랜지스터를 구성하는 소오스/드레인을 노출시키는 1차 접촉창을 형성하는 단계, 1차 접촉창과 접속하는 패드를 형성하는 단계, 패드가 형성되어 있는 결과를 기판 전면에 층간절연층을 형성하는 단계, 패드를 노출시키는 2차 접촉창을 층간절연층에 형성하는 단계 및 2차 접촉창과 접속하는 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서 소오스/드레인 전극과 소오스/드레인의 접촉을 신뢰도 높게 달성할 수 있다.

7. 发明授权

KR100752600B1 액정표시장치용 다결정실리콘 박막 트랜지스터 및 그제조방법 有权
标题翻译：用于液晶显示器件的多晶薄膜晶体管及其制造方法
公开(公告)号：KR100752600B1
公开(公告)日：2007-08-29
申请号：KR1020010044295
申请日：2001-07-23
申请人： 삼성전자주식회사
发明人： 정우석 , 김현재 , 황장원 , 문규선 , 박태형 , 강숙영
IPC分类号： H01L29/786
CPC分类号： H01L27/1288 , G02F1/136227 , G02F2001/136236 , H01L27/1214
摘要： A polycrystalline silicon TFT for an LCD and a manufacturing method thereof is disclosed. The TFT comprises an active pattern formed on a substrate, a gate insulating layer formed on the substrate including the active pattern, a gate line formed on the gate insulating layer to be crossed with the active pattern and including a gate electrode for defining the first impurity region, a second impurity region and a channel region, an insulating interlayer formed on the gate insulating layer including the gate line, a data line formed on the insulating interlayer and connected to the second impurity region through the first contact hole which is formed through the gate insulating layer and the insulating interlayer on the second impurity region and a pixel electrode formed on the same insulating interlayer as the data line and connected with the first impurity region through a second contact hole which is formed through the gate insulating layer and the insulating interlayer on the first impurity region. The number of mask can be reduced to 5 or 6 sheets, thereby simplifying a manufacturing process.

8. 发明公开

KR1020040042414A 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법 有权
标题翻译：薄膜晶体管板的多晶硅薄膜晶体管及其形成方法
公开(公告)号：KR1020040042414A
公开(公告)日：2004-05-20
申请号：KR1020020070708
申请日：2002-11-14
申请人： 삼성전자주식회사
发明人： 정우석 , 황장원
IPC分类号： G02F1/136
CPC分类号： H01L27/124
摘要： PURPOSE: A polysilicon thin film transistor of a thin film transistor panel and a method for forming the polysilicon thin film transistor are provided to prevent electrostatic breakdown generated when ion doping is carried out. CONSTITUTION: N-type and P-type active layers are formed on a transparent insulating panel. The N-type active layers include the first and second N-type active layers(151a,151b) and the P-type active layers include the first and second P-type active layers(152a,152b). A gate insulating layer is formed on the N-type and P-type active layers and gate lines are formed on the gate insulating layer. The gate lines include the first gate line partially superposed on the first or second N-type active layer, the second gate line partially superposed on the first or second P-type active layer, and the third gate line partially superposed on the first and second N-type active layers and the first and second P-type active layers. The first and second gate lines respectively includes the first parts(121a,122a) superposed on the active layers, the second parts(121b,122b) that are not superposed on the active layers, and gate connectors(121c,122c) for connecting the first parts to the second parts.
摘要翻译：目的：提供薄膜晶体管板的多晶硅薄膜晶体管和形成多晶硅薄膜晶体管的方法，以防止进行离子掺杂时产生的静电击穿。构成：在透明绝缘板上形成N型和P型有源层。 N型有源层包括第一和第二N型有源层（151a，151b），P型有源层包括第一和第二P型有源层（152a，152b）。在N型和P型有源层上形成栅极绝缘层，栅极绝缘层上形成栅极线。栅极线包括部分地重叠在第一或第二N型有源层上的第一栅极线，部分地叠置在第一或第二P型有源层上的第二栅极线，以及部分地重叠在第一和第二N型有源层上的第三栅极线 N型有源层和第一和第二P型有源层。第一和第二栅极线分别包括叠置在有源层上的第一部分（121a，122a），不叠置在有源层上的第二部分（121b，122b）和用于连接第一部分到第二部分。

9. 发明公开

KR1020040034114A 박막 트랜지스터 기판 无效
标题翻译：薄膜晶体管基板
公开(公告)号：KR1020040034114A
公开(公告)日：2004-04-28
申请号：KR1020020064185
申请日：2002-10-21
申请人： 삼성전자주식회사
发明人： 황장원
IPC分类号： G02F1/136
CPC分类号： G02F1/1368 , G02F1/133345 , G02F1/13458 , G02F2201/121 , H01L27/1214
摘要： PURPOSE: A thin film transistor substrate is provided to reduce a length occupied by CMOS TFT. CONSTITUTION: An inverter circuit is formed of CMOS(Complementary Metal Oxide Semiconductor) TFTs. The CMOS TFT is formed of a P type TFT and an N type TFT which are combined with each other. A source electrode(173a) of the P type TFT is connected with an on-voltage and a source electrode(173b) of the N type TFT is connected with an off-voltage. A common drain electrode(175) of the P type TFT and the N type TFT is connected with a signal output terminal. Gate electrodes(123a,123b) of the P type TFT and the N type TFT are connected with a signal input terminal. A polycrystalline silicon layer is divided into a P type area(150a) and an N type area(150b), wherein a boundary of the P type area and the N type area is formed in a step shape. Contact holes(183,184) exposing a P drain part and an N drain part are arranged on the same line. The common drain electrode is connected with the P and N drain parts through the contact holes.
摘要翻译：目的：提供薄膜晶体管基板以减少CMOS TFT占用的长度。构成：逆变器电路由CMOS（互补金属氧化物半导体）TFT形成。 CMOS TFT由彼此组合的P型TFT和N型TFT形成。 P型TFT的源电极（173a）与导通电压连接，N型TFT的源电极（173b）与断开电压连接。 P型TFT和N型TFT的公共漏极（175）与信号输出端子连接。 P型TFT和N型TFT的栅电极（123a，123b）与信号输入端子连接。多晶硅层分为P型区域（150a）和N型区域（150b），其中P型区域和N型区域的边界形成为台阶形状。露出P排出部分和N漏极部分的接触孔（183,184）布置在同一条线上。公共漏电极通过接触孔与P和N漏极部分连接。

10. 发明公开

KR1020040031517A 박막 트랜지스터 기판의 제조 방법 无效
标题翻译：薄膜晶体管基板的制作方法
公开(公告)号：KR1020040031517A
公开(公告)日：2004-04-13
申请号：KR1020020060985
申请日：2002-10-07
申请人： 삼성전자주식회사
发明人： 정우석 , 황장원
IPC分类号： G02F1/136
CPC分类号： G02F1/136 , G02F2001/13625 , G02F2001/136295 , H01L27/1214 , H01L29/786
摘要： PURPOSE: A method for fabricating a thin film transistor substrate is provided to prevent thin film transistors from being damaged due to static electricity. CONSTITUTION: An amorphous silicon layer is formed on a transparent insulating substrate(110) and heat-treated, to form a polysilicon layer. The polysilicon layer is patterned to form the first and second polysilicon patterns. A gate insulating layer(140) is formed on the first and second polysilicon patterns, and the first metal layer for forming a gate line is formed on the gate insulating layer. The first metal layer is selectively etched to expose a portion of the gate insulating layer, which corresponds to the first polysilicon pattern. An N-type impurity is doped into the first polysilicon pattern to form an N-type active layer(151). The first metal layer is selectively etched to expose a portion of the gate insulating layer, which corresponds to the second polysilicon pattern. A P-type impurity is doped into the second polysilicon pattern to form a P-type active layer(152). The first metal layer is selectively etched to form the gate line(121). An insulating material is coated on the gate line and patterned to form an interlevel insulating layer having the first through eighth contact holes that expose the N-type or P-type active layer. A data line is formed on the interlevel insulating layer.
摘要翻译：目的：提供一种制造薄膜晶体管基板的方法，以防止薄膜晶体管由于静电而被损坏。构成：在透明绝缘基板（110）上形成非晶硅层并进行热处理，形成多晶硅层。图案化多晶硅层以形成第一和第二多晶硅图案。在第一和第二多晶硅图案上形成栅极绝缘层（140），并且在栅极绝缘层上形成用于形成栅极线的第一金属层。选择性地蚀刻第一金属层以暴露对应于第一多晶硅图案的栅极绝缘层的一部分。在第一多晶硅图案中掺杂N型杂质以形成N型有源层（151）。选择性地蚀刻第一金属层以暴露对应于第二多晶硅图案的栅极绝缘层的一部分。将P型杂质掺杂到第二多晶硅图案中以形成P型有源层（152）。选择性地蚀刻第一金属层以形成栅极线（121）。绝缘材料被涂覆在栅极线上并图案化以形成具有暴露N型或P型有源层的第一至第八接触孔的层间绝缘层。在层间绝缘层上形成数据线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式