专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100669107B1 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법 失效
标题翻译：掩模结构，形成掩模结构的方法，使用掩模结构形成图案的方法以及使用掩模结构形成接触的方法
公开(公告)号：KR100669107B1
公开(公告)日：2007-01-16
申请号：KR1020050062215
申请日：2005-07-11
申请人： 삼성전자주식회사
发明人： 배용국 , 유지용 , 고용선 , 성승원
IPC分类号： H01L21/28
CPC分类号： H01L21/32139 , H01L21/0332 , H01L21/0337 , H01L21/31144 , H01L21/76816
摘要： A mask structure, a method for forming a mask structure, a method for forming a pattern using a mask structure, and a method for forming a contact using a mask structure are provided to prevent electrical disconnection of conductive patterns and form the conductive patterns having a correct dimension. An object(50) includes a first material. A first mask pattern(55) is formed on the object and includes a first material and a second material. The first mask pattern includes a first thickness and a first width. A second mask pattern(60) is formed on the object and includes a third material different from the first and second materials. The second mask pattern includes a first opening(65) and a second opening(70) and has a second thickness thicker than the first thickness.
摘要翻译：提供掩模结构，掩模结构的形成方法，使用掩模结构形成图案的方法以及使用掩模结构形成接触的方法，以防止导电图案的电断开并形成具有正确的维度。物体（50）包括第一材料。第一掩模图案（55）形成在物体上并且包括第一材料和第二材料。第一掩模图案包括第一厚度和第一宽度。第二掩模图案（60）形成在物体上并且包括与第一和第二材料不同的第三材料。第二掩模图案包括第一开口（65）和第二开口（70），并且具有比第一厚度厚的第二厚度。

2. 发明授权

KR100655751B1 반도체 장치의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100655751B1
公开(公告)日：2006-12-11
申请号：KR1020040078162
申请日：2004-10-01
申请人： 삼성전자주식회사
发明人： 배용국 , 윤광섭 , 박영욱 , 이중현
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L28/91 , H01L21/7682 , H01L27/10852 , H01L27/10894
摘要： 커패시터의 하부 전극을 형성하는 방법에 있어서, 기판 상에 콘택 플러그를 포함하는 층간 절연막을 형성한 후, 상기 층간 절연막 상에 예비 지지막을 포함하는 다층 박막을 형성한다. 이어서, 상기 다층 박막을 패터닝한다. 그 결과, 상기 기판의 제1 영역 상에는 제1 지지막 패턴을 포함하는 제1 다층 박막 패턴으로 이루어지고, 제1 개구부를 갖는 제1 패턴 구조물이 형성되고, 상기 기판의 제2 영역 상에는 제2 지지막 패턴을 포함하는 제2 다층 박막 패턴으로 이루어지고, 제2 개구부를 갖는 제2 패턴 구조물이 형성된다. 그 다음에, 도전막과 희생막을 형성한 후, 상기 희생막을 제거하여 상기 도전막의 노드를 분리시켜 상기 도전막을 도전막 패턴으로 형성한다. 이어서, 제1 식각을 수행하여 상기 제1 패턴 구조물의 제1 지지막 패턴을 제거한 후, 제2 식각을 수행한다. 그 결과, 상기 제1 영역 상에는 제1 하부 전극이 형성되고, 상기 제2 영역 상에는 지지막에 의해 지지되는 제2 하부 전극이 형성된다.

3. 发明授权

KR100555529B1 육방정계 배열의 캐패시터를 갖는 반도체 소자 및 그제조방법 失效
标题翻译：具有六方电极阵列的半导体器件及其制造方法
公开(公告)号：KR100555529B1
公开(公告)日：2006-03-03
申请号：KR1020030080549
申请日：2003-11-14
申请人： 삼성전자주식회사
发明人： 백경윤 , 송창룡 , 고용선 , 서전석 , 김재환 , 배용국 , 오석환 , 이동준 , 여기성 , 김대중 , 김용태 , 박양근
IPC分类号： H01L27/10
摘要： 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 육방정계 배열의 캐패시터를 갖는 반도체 소자와 그 제조방법에 관한 것이다. 본 발명에 의한 반도체 소자 및 그 제조방법은 반도체 기판의 활성영역이 종횡(縱橫)으로 일정한 등간격의 매트릭스 형태인 스트레이트 셀과, 스트레이트 셀과 연결되도록 지그재그 형태로 배열된 버퍼패드 패턴과, 버퍼패드 패턴의 상부에 육방정계 배열을 갖는 하부전극 패턴을 형성하는 것을 포함한다.
본 발명에 의한 육방정계 배열의 캐패시퍼를 갖는 반도체 소자에 의하면, 스트레이트 셀에서 육방정계의 배열을 갖는 캐패시터를 제공할 수 있고 하부전극 패턴과 하부전극의 콘택 패턴 사이에 버퍼패드 패턴을 삽입함으로써 충분한 오버랩 마진을 갖는 육방정계 배열을 갖는 캐패시터를 제공할 수 있다.
스트레이트 셀, 캐패시터, 하부전극, 육방정계, 버퍼패드, 오버랩

4. 发明公开

KR1020040067077A 포토레지스트 패턴의 형성 방법 및 수분제거 장치 无效
标题翻译：形成光电子图案的方法和去除水的装置
公开(公告)号：KR1020040067077A
公开(公告)日：2004-07-30
申请号：KR1020030004044
申请日：2003-01-21
申请人： 삼성전자주식회사
发明人： 심우석 , 배용국 , 오석환
IPC分类号： G03F7/00
摘要： PURPOSE: A method for forming photoresist pattern and an apparatus for removing water are provided to prevent the change of pattern by heat and to carrying out uniform reflow of the pattern, thereby forming the photoresist pattern having fine line width by removing water on the pattern without heat. CONSTITUTION: The method for forming a photoresist pattern comprises the steps of: (a) performing an exposure process for forming a photoresist pattern having a first line width onto a substrate on which the photoresist film is formed; (b) baking the exposed substrate; (c) developing the baked substrate to form the photoresist pattern having the first line width; (d) washing the substrate to remove the developing solution remaining on the substrate; (e) drying the washed substrate under vacuum condition to remove water present on the photoresist pattern; and (f) re-flowing the photoresist pattern to form the photoresist pattern having a second line width. Further, the apparatus for removing water comprises a substrate-supporting plate; and an air-exhaust member.
摘要翻译：目的：提供一种形成光致抗蚀剂图案的方法和用于除去水的装置，以防止图案的热变化和图案的均匀回流，从而通过除去图案上的水而形成具有细线宽度的光致抗蚀剂图案，而没有热。构成：形成光致抗蚀剂图案的方法包括以下步骤：（a）在形成有光致抗蚀剂膜的基板上进行用于形成具有第一线宽的光致抗蚀剂图案的曝光处理; （b）烘烤曝光的基材; （c）显影所述烘烤的基底以形成具有第一线宽度的光致抗蚀剂图案; （d）洗涤基底以去除残留在基底上的显影液; （e）在真空条件下干燥洗涤的基底以除去存在于光致抗蚀剂图案上的水; 和（f）重新流动光致抗蚀剂图案以形成具有第二线宽度的光致抗蚀剂图案。此外，除水装置包括基板支撑板; 和排气构件。

5. 发明公开

KR1020020066537A 반도체 제조용 베이커 장치 无效
标题翻译：用于制造半导体器件的烘烤设备
公开(公告)号：KR1020020066537A
公开(公告)日：2002-08-19
申请号：KR1020010006777
申请日：2001-02-12
申请人： 삼성전자주식회사
发明人： 배용국 , 오석환 , 김은성
IPC分类号： H01L21/027
摘要： PURPOSE: A baking apparatus is provided to equally form a photoresist protection layer by improving a heating structure. CONSTITUTION: A baking apparatus comprises a hot plate(100) including a wafer(110) deposited with a photoresist(120) stably fixed on the upper portion and heating part installed on the lower portion of the hot plate(100) for heating the wafer(110) through the hot plate(100). The heating part further includes the first heater(200), the second heater(300) installed under the first heater(200) and the first and the second temperature sensors(210,310) respectively installed in the first and second heaters(200,300) for detecting temperatures of the heaters(200,300). At this point, an equal temperature is performed by compensating the first heater(200) with the second heater(300).
摘要翻译：目的：提供一种烘烤装置，通过改善加热结构同样形成光致抗蚀剂保护层。构成：烘烤装置包括热板（100），其包括沉积有稳定地固定在上部的光致抗蚀剂（120）的晶片（110）和安装在加热板（100）的下部上的加热部分，用于加热晶片（110）通过热板（100）。加热部还包括第一加热器（200），安装在第一加热器（200）下方的第二加热器（300）和分别安装在第一和第二加热器（200,300）中用于检测的第一和第二温度传感器（210,310）加热器的温度（200,300）。此时，通过用第二加热器（300）补偿第一加热器（200）来执行相同的温度。

6. 发明公开

KR1020020066248A 반도체 제조용 베이크 장치 无效
标题翻译：烘焙设备制造半导体
公开(公告)号：KR1020020066248A
公开(公告)日：2002-08-14
申请号：KR1020010006451
申请日：2001-02-09
申请人： 삼성전자주식회사
发明人： 배용국 , 고창현 , 심우석
IPC分类号： H01L21/027
摘要： PURPOSE: A bake apparatus for fabricating a semiconductor is provided to minimize contamination of a wafer in baking photoresist, by preventing the fume generated in the photoresist from being used as particles regarding the wafer while a net is used. CONSTITUTION: A bake oven(110) has a closed space of a box type. A heat plate(120) is installed inside the bake oven. A supporting member(125) upwardly protrudes from the upper surface of the heat plate to settle the wafer(50). The heat plate heats the wafer. The net(140) is higher than the heat plate, installed inside the bake oven. The net prevents the particles from dropping to the wafer. A temperature control unit(145) for controlling the temperature of the net is installed in a part of the net.
摘要翻译：目的：提供一种用于制造半导体的烘烤装置，以通过防止在使用网状物时在光致抗蚀剂中产生的烟雾作为颗粒被用作颗粒，以最小化烘烤光致抗蚀剂中的晶片的污染。构成：烤箱（110）具有盒式封闭空间。加热板（120）安装在烤箱内部。支撑构件（125）从加热板的上表面向上突出以沉淀晶片（50）。加热板加热晶片。网（140）高于加热板，安装在烘箱内。网防止颗粒掉落到晶片上。用于控制网的温度的温度控制单元（145）安装在网的一部分中。

7. 发明公开

KR1019990033495A 스페이서의 높이를 조정할 수 있는 핫 플레이트를 갖춘 오븐 失效
标题翻译：带有可调式垫片高度的热板烤箱
公开(公告)号：KR1019990033495A
公开(公告)日：1999-05-15
申请号：KR1019970054864
申请日：1997-10-24
申请人： 삼성전자주식회사
发明人： 배용국
IPC分类号： H01L21/027
摘要： 노광후 베이킹 공정에 사용되는 핫 플레이트를 갖춘 오븐에 관하여 개시한다. 본 발명에 따른 오븐은 반도체 제조를 위한 포토리소그래피 공정시 웨이퍼의 PEB(Post Exposure Bake) 공정을 행하도록 웨이퍼를 지지하는 핫 플레이트를 포함한다. 또한, 상기 핫 플레이트상에 웨이퍼를 소정 거리 이격된 상태로 지지하도록 상기 핫 플레이트의 외주에 따라 일정 간격으로 설치된 복수의 스페이서와, 상기 스페이서의 하부에 결합되어 상기 스페이서를 상하 방향으로 이동시키는 높이 조절 장치를 포함한다.

8. 发明公开

KR1019990005140A 하프톤 마스크를 사용한 커패시터 하부전극 형성방법 失效
标题翻译：使用半色调掩模形成电容器下电极的方法
公开(公告)号：KR1019990005140A
公开(公告)日：1999-01-25
申请号：KR1019970029313
申请日：1997-06-30
申请人： 삼성전자주식회사
发明人： 이동선 , 배용국
IPC分类号： H01L27/108
摘要： 커패시턴스를 효율적으로 증대시킬 수 있는 하프톤 마스크(half tone mask)를 사용하여 커패시터의 하부전극을 형성하는 방법에 관하여 개시한다. 이를 위하여 본 발명은, 커패시터 형성을 위한 층간절연막이 형성된 반도체 기판에 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 결과물 위에 제1 절연층과 커패시터 형성을 위한 도전층 및 마스크층을 일정 두께로 순차적으로 형성하는 단계와, 상기 마스크층 상부에 제2 포토레지스트 막을 도포하고 하프톤 마스크를 사용하여 과도노출을 진행하여 제2 토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하부의 마스크층을 식각하여 하부전극 식각을 위한 마스크층 패턴을 형성하는 단계와, 상기 마스크 패턴을 사용하여 도전층을 식각하여 실린더형의 하부전극을 형성하는 단계와, 상기 마스크 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 하프톤 마스크를 사용한 커패시터 하부전극 형성방법을 제공한다.

9. 发明授权

KR100114267B1 액정표시장치 및 그 제조방법 失效
公开(公告)号：KR100114267B1
公开(公告)日：1997-04-16
申请号：KR1019930004289
申请日：1993-03-19
申请人： 삼성전자주식회사
发明人： 김동규 , 배용국 , 정종인 , 송준호
IPC分类号： G02F1/13

10. 发明公开

KR1019940022902A 박막 트랜지스터 및 이를 구비한 액정 판넬 제조 방법 无效
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：KR1019940022902A
公开(公告)日：1994-10-21
申请号：KR1019930005000
申请日：1993-03-29
申请人： 삼성전자주식회사
发明人： 배용국 , 정종인
IPC分类号： H01L29/78
摘要： 본 발명은 투명한 절연기판 위에 제1마스크에 의한 게이트 패터닝단계; 게이트 절연층과 반도체층 및 보호층을 위한 각각의 층을 형성하고, 백(back) 노광에 의한 보호층을 패터닝하는 단계; 오믹층을 위한 고농도 반도체층의 형성 및 금속층을 형성하여 제2마스크에 의한 소오스, 드레인 영역을 형성하고 드러난 상기 고농도 반도체층 및 상기 반도체층을 부분 제거하는 단계로 형성됨을 특징으로 하는 박막트랜지스터 제조방법에 관한 것.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式