专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017092789A 電力変換装置审中-公开
公开(公告)号：JP2017092789A
公开(公告)日：2017-05-25
申请号：JP2015222585
申请日：2015-11-13
申请人：株式会社日立製作所 , Hitachi Ltd , 株式会社日立パワーデバイス , Hitachi Power Semiconductor Device Ltd , 株式会社日立パワーデバイス
发明人： HORIUCHI KEISUKE , KAWASE DAISUKE , INABA MASAMITSU , SAITO KATSUAKI , ONDA KOHEI
IPC分类号： H03K17/08 , H02M7/48
摘要：【課題】高密度実装と高精度異常電流検出とを両立し、また、短絡検知と過電流検知とを互いに独立に実行する電力変換装置を提供する。【解決手段】以下の制御部を備えた電力変換装置とする。制御部は、端子の両方に対して互いに並列に接続される積分回路および増幅回路と、積分回路の出力側に接続される第1の比較器と、増幅回路の出力側に接続される第2の比較器とを備える。更に制御部は、第1の比較器がオンになった時点から期間t1の間は短絡検知を停止し、第1の比較器がオンになった時点から期間t1後に短絡検知を実行し、第2の比較器がオンになった時点から期間t1より長い期間t2の間は過電流検知を停止し、第2の比較器がオンになった時点から期間t2後に過電流検知を実行するよう構成される。【選択図】図1

2. 发明专利

DE112015003784T5 Halbleiter-Leistungsmodul und Halbleiteransteuerungsvorrichtung 未知
公开(公告)号：DE112015003784T5
公开(公告)日：2017-06-01
申请号：DE112015003784
申请日：2015-09-10
申请人： HITACHI POWER SEMICONDUCTOR DEVICE LTD
发明人： HORIUCHI KEISUKE , INABA MASAMITSU , SAITO KATSUAKI , KAWASE DAISUKE
IPC分类号： H03K17/08 , H02H3/093 , H02M7/48
摘要： Es wird ein Halbleiterleistungsmodul geschaffen, das einen Überstrom mit einer hohen Genauigkeit detektiert, um ein Halbleiterschaltelement sicher vor Überstrom zu schützen. Das Halbleiterleistungsmodul enthält einen negativen Anschluss (11b), einen positiven Anschluss (11a) und einen IGBT, der eine Emitterelektrode, die mit dem negativen Anschluss (11b) elektrisch verbunden ist, und eine Kollektorelektrode, die mit dem positiven Anschluss (11a) elektrisch verbunden ist, enthält. Eine Eigeninduktivität (L1), die durch den negativen Anschluss (11b) verursacht ist, eine Gegeninduktivität (M12) zwischen dem negativen Anschluss (11b) und dem positiven Anschluss (11a) und eine detektierte Spannung gemäß einer Änderung des Stroms, der zu der Emitterelektrode fließt, werden aus einem Zusatzemitteranschluss (3d) ausgegeben, an dem ein Potential der Emitterelektrode detektiert wird, und aus einem negativen Zusatzanschluss (3f), an dem ein Potential des negativen Anschlusses (11b) detektiert wird, ausgegeben. Die detektierte Spannung wird in einem Überstromschutz des IGBT verwendet, und eine Gegeninduktivität (M12) wird in dem Überstromschutz verwendet.

3. 发明专利

DE102007063793B4 Halbleiterleistungsmodul 未知
公开(公告)号：DE102007063793B4
公开(公告)日：2016-02-25
申请号：DE102007063793
申请日：2007-04-25
申请人： HITACHI POWER SEMICONDUCTOR DEVICE LTD
发明人： SHIMOKAWA HANAE , SOGA TASAO , KAWASE DAISUKE , SAITO KATSUAKI , SUZUKI KAZUHIRO , MORISAKI EIICHI
IPC分类号： H01L21/58 , H01L23/373
摘要： Halbleiterleistungsmodul, das durch Verbinden eines Basissubstrats und eines keramischen Isoliersubstrats und eines Halbleiterchips mit Lötmetall ausgebildet ist, wobei zum Löten des keramischen Isoliersubstrats und des Basissubstrats bleifreies Lötmetall verwendet wird, das zusammengesetzt ist aus: Ag: 2 Massenprozent bis 4,5 Massenprozent, Cu: 0 Massenprozent bis 2,0 Massenprozent, In: 3 Massenprozent bis 7 Massenprozent und zum Rest Sn.

4. 发明专利

DE102019210821B4 Halbleitervorrichtung und Leistungsumsetzungsvorrichtung 未知
公开(公告)号：DE102019210821B4
公开(公告)日：2022-09-08
申请号：DE102019210821
申请日：2019-07-22
申请人： HITACHI POWER SEMICONDUCTOR DEVICE LTD
发明人： FURUKAWA TOMOYASU , MORITA TOSHIAKI , KAWASE DAISUKE , TABATA TOSHIHITO
IPC分类号： H01L23/482 , H01L25/07 , H02M7/48
摘要： Halbleitervorrichtung (100), die umfasst:ein Halbleiterelement (150); undeine erste Elektrode (112), die auf einer ersten Oberfläche (108d) des Halbleiterelements (150) gebildet ist, wobeidie erste Elektrode (112) eine Stapelstruktur aufweist, die eine erste stromlos Ni-plattierte Schicht (104) enthält,die erste stromlos Ni-plattierte Schicht (104) Nickel (Ni) und Phosphor (P) als eine Zusammensetzung enthält, undeine Phosphor-(P-)Konzentration der ersten stromlos Ni-plattierten Schicht 2,5 Gew.-% bis einschließlich 6 Gew.-% beträgt, Ni (111) und Ni (200) im Röntgenbeugungsprofil der ersten stromlos Ni-plattierte Schicht (104) enthalten sind, und eine Kristallisationsrate von Ni3P in der ersten stromlos Ni-plattierten Schicht O % bis einschließlich 20 % beträgt.

5. 发明专利

DE102019210821A1 Halbleitervorrichtung und Leistungsumsetzungsvorrichtung 未知
公开(公告)号：DE102019210821A1
公开(公告)日：2020-03-05
申请号：DE102019210821
申请日：2019-07-22
申请人： HITACHI POWER SEMICONDUCTOR DEVICE LTD
发明人： FURUKAWA TOMOYASU , MORITA TOSHIAKI , KAWASE DAISUKE , TABATA TOSHIHITO
IPC分类号： H01L23/482 , H01L25/07 , H02M7/48
摘要： Eine Halbleitervorrichtung enthält: ein Halbleiterelement; und eine erste Elektrode, die auf einer ersten Oberfläche des Halbleiterelements gebildet ist. Die erste Elektrode weist eine Stapelstruktur auf, die eine erste stromlos Ni-plattierte Schicht enthält. Die erste stromlos Ni-plattierte Schicht enthält Nickel (Ni) und Phosphor (P) als eine Zusammensetzung. Eine Phosphor-(P-)Konzentration der ersten stromlos Ni-plattierten Schicht beträgt 2,5 Gew.-% bis einschließlich 6 Gew.-% und eine Kristallisationsrate von NiP in der ersten stromlos Ni-plattierten Schicht beträgt 0 % bis einschließlich 20 %.

6. 发明专利

JP2006054227A Semiconductor power module and semiconductor device 审中-公开
标题翻译：半导体功率模块和半导体器件
公开(公告)号：JP2006054227A
公开(公告)日：2006-02-23
申请号：JP2004232885
申请日：2004-08-10
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： SOGA TASAO , KAWASE DAISUKE , SUZUKI KAZUHIRO , SUNAI SHIGEO
IPC分类号： H01L21/52 , H01L21/56
CPC分类号： H01L24/29 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/92247 , H01L2924/01322 , H01L2924/10253 , H01L2924/15311 , H01L2924/15747 , H01L2924/15787 , H01L2924/351 , H01L2924/00014 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor power module manufactured by a soldering process without cleaning processes using cleaning liquids, a wire-bonding process, or a process of sealing with an epoxy-based resin, after the wire-bonding process.
SOLUTION: In the connection of a substrate and a chip having a small number of voids, where the area of the junction area is large, for high-density packaging in a fine pitch in the semiconductor power module, solder is supplied in a paste print system, a furnace in which a hydrogen atmosphere and depressurization are combined is used, flux constituents of paste flux are volatilized, in a manner that is non-halogen and rosinless at a temperature that is equal to or lower than the soldering temperature, and thereby the surface is cleaned in wash free manner.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：在引线接合工艺之后，提供通过焊接工艺制造的半导体功率模块，而不使用清洁液进行清洁处理，引线接合工艺或与环氧树脂基树脂密封的过程。解决方案：在衬底和具有少数空隙的芯片的连接中，其中接合面积的面积大，为了在半导体功率模块中以微细间距进行高密度封装，将焊料供应到使用糊状印刷系统，其中组合氢气氛和降压的炉，糊剂助熔剂的助熔剂成分以非卤素和无锡的方式挥发，温度等于或低于焊接温度，从而以无洗涤的方式清洁表面。版权所有（C）2006，JPO＆NCIPI

7. 发明专利

JP2008177279A Method for manufacturing semiconductor device 有权
标题翻译：制造半导体器件的方法
公开(公告)号：JP2008177279A
公开(公告)日：2008-07-31
申请号：JP2007008107
申请日：2007-01-17
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： ODA TETSUO , KOBAYASHI MASAYOSHI , MATSUURA KATSUYA , TAKAYANAGI YUJI , KAWASE DAISUKE
IPC分类号： H01L29/78 , H01L21/336
摘要： PROBLEM TO BE SOLVED: To provide a method for stably manufacturing semiconductor device such as a trench gate type MOS transistor that is not easily affected by a defect resulting from variation in manufacturing processes and assures small variation in the threshold voltages among semiconductor devices.
SOLUTION: In the method for manufacturing semiconductor device including a first conductive semiconductor layer, a second conductive channel region on the front surface of the same semiconductor layer, a first conductive source region on the front surface of the channel region, a trench region extended to the semiconductor layer from the source region through the channel region, a gate insulating film of the trench region, and a gate electrode, the channel region is formed by conducting the predetermined heat treatment after ion injection of an impurity, an acceleration voltage in the ion injection is in the range of 200 to 300 keV, and the predetermined heat treatment is continued for 30 to 600 minutes under the temperature range of 1,000 to 1,200°C in the non-oxidizing atmosphere.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种用于稳定地制造诸如沟槽栅型MOS晶体管的半导体器件的方法，其不容易受到由制造工艺的变化引起的缺陷的影响，并且确保半导体器件中的阈值电压的小的变化。解决方案：在包括第一导电半导体层的半导体器件的制造方法中，在同一半导体层的前表面上的第二导电沟道区，沟道区的前表面上的第一导电源区，沟槽通过沟道区域从源极区域延伸到半导体层，沟槽区域的栅极绝缘膜和栅电极，通过在离子注入杂质之后进行预定热处理形成沟道区域，加速电压离子注入的范围为200〜300keV，在非氧化性气氛中，在1000〜1200℃的温度范围内，进行规定的热处理持续30〜600分钟。版权所有（C）2008，JPO＆INPIT

8. 发明专利

JP2006032617A Semiconductor power module 有权
标题翻译：半导体功率模块
公开(公告)号：JP2006032617A
公开(公告)日：2006-02-02
申请号：JP2004208703
申请日：2004-07-15
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： SOGA TASAO , KAWASE DAISUKE , TANAKA CHIKARA , MORIZAKI HIDEKAZU , SUZUKI KAZUHIRO
IPC分类号： H01L23/29 , H01L23/31 , H01L25/07 , H01L25/18
CPC分类号： H01L24/32 , H01L24/73 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/83951 , H01L2224/8592 , H01L2224/92247 , H01L2924/01019 , H01L2924/01079 , H01L2924/10253 , H01L2924/13055 , H01L2924/13091 , H01L2924/15747 , H01L2924/15787 , H01L2924/181 , H01L2924/351 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a resin-sealed semiconductor power module which has excellent power-proof cycle, temperature cycle-proof and moisture resistance and is economical with longevity. SOLUTION: An insulating substrate is used in which a heatsink substrate 4 of high purity melting aluminum and conductive parts 6, 15 of high purity melting aluminum are directly connected to a ceramic insulating substrate 102. A polyimide coating resin 9 having excellent thermal resistance and moisture resistance is applied thinly and cured beforehand. In addition, an epoxy sealing resin 10 having a low Young's modulus and matched to the linear expansion coefficient of a solder 3 is charged. Consequently, a high reliability, small size, light weight power module is realized by remarkably reducing a cost according to a soldering step of a single layer, etc. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供具有优异的耐电力循环，耐温度循环和耐湿性的树脂密封半导体功率模块，并且具有长寿命的经济性。解决方案：使用绝缘基板，其中高纯度熔融铝的散热基板4和高纯度熔化铝的导电部分6,15直接连接到陶瓷绝缘基板102.具有优异热量的聚酰亚胺涂层树脂9 预先施加电阻和耐湿性并进行固化。此外，具有低的杨氏模量和与焊料3的线膨胀系数匹配的环氧树脂密封树脂10被充电。因此，通过根据单层的焊接步骤等显着降低成本，实现了高可靠性，小尺寸，重量轻的功率模块。版权所有（C）2006，JPO＆NCIPI

9. 发明专利

JP2005311019A Semiconductor power module 审中-公开
标题翻译：半导体功率模块
公开(公告)号：JP2005311019A
公开(公告)日：2005-11-04
申请号：JP2004125175
申请日：2004-04-21
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： SOGA TASAO , KAWASE DAISUKE , MORIZAKI HIDEKAZU , TANAKA CHIKARA , SUZUKI KAZUHIRO
IPC分类号： H01L25/07 , H01L21/60 , H01L25/18
CPC分类号： H01L24/73 , H01L2224/32225 , H01L2224/45 , H01L2224/45124 , H01L2224/48 , H01L2224/48091 , H01L2224/48225 , H01L2224/48227 , H01L2224/4846 , H01L2224/48472 , H01L2224/48699 , H01L2224/49 , H01L2224/4911 , H01L2224/73265 , H01L2224/8592 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01011 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/13091 , H01L2924/181 , H01L2924/19107 , H01L2924/30105 , H01L2924/3025 , H01L2924/351 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To prolong the lifetime, in order to provide a high reliability semiconductor power module at low cost with respect to power cycle and TFT testing. SOLUTION: On the wire bond (the bonding surface 9) of an Al line 8 on a semiconductor chip 1, epoxy coating resin 10, whose coefficient of linear expansion is (10 to 15)×10 -6 /°C, is applied thinly and then is cured. Then, the entirety is sealed with an epoxy filling resin 17, whose coefficient of linear expansion is (17 to 24)×10 -6 /°C equal to solderings 3 and 7. The reinforcement of the wire bond with the coating resin 10 superior in adhesion to the Al line and the chip and the sealing with the filling resin 17 adhesive to the soldering 3 and 7 and the substrate 4 improves the lifetime of the soldering, protects the element portion of the chip, and decrease the curvature of a module. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：为了延长使用寿命，为了在功率循环和TFT测试方面以低成本提供高可靠性的半导体功率模块。解决方案：在半导体芯片1上的Al线8的引线接合（接合面9）上，线膨胀系数为（10〜15）×10 -6 < / SP> /℃，被稀释，然后固化。然后，使用与焊料3和7相等的线膨胀系数为（17〜24）×10 -6 /℃的环氧树脂填充树脂17密封整体。与涂布树脂10的粘合性优于与Al线和芯片的密合性以及与填充树脂17的粘合剂对焊接3和7以及基板4的粘合，提高了焊接的寿命，保护芯片的元件部分，并降低模块的曲率。版权所有（C）2006，JPO＆NCIPI

10. 发明专利

JP2003303940A Insulation circuit board and semiconductor device 审中-公开
标题翻译：绝缘电路板和半导体器件
公开(公告)号：JP2003303940A
公开(公告)日：2003-10-24
申请号：JP2002109868
申请日：2002-04-12
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： KAWASE DAISUKE , SUZUKI KAZUHIRO , BANDO AKIRA , HIRAI TSUTOMU , KAMOSHITA RIKUO , SAITO NAOTO , SASAKI KOJI
IPC分类号： H05K1/05 , H01L23/12 , H01L25/07 , H01L25/18
CPC分类号： H01L2224/49111 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide an insulation circuit board, having a small heat resistance and high reliability, and a semiconductor device employing the board. SOLUTION: The insulation circuit board is obtained, by laminating a first metal plate and a second metal plate or a conductive metal plate formed on the first metal plate through two layers of resin insulation layers so as to have the shape of an electric circuit pattern. A first resin layer, contacted with the first metal base board, is a resin layer, filled with 50 wt.% or more of filler having a thermal conductivity of 20 W/m K or higher and having a thickness, larger than 20 μm; while the filling rate of the filler of the second resin layer contacted with the second metal plate is smaller than the filling rate of filler of the first resin layer, and the thickness of the same is smaller than 5 μm. COPYRIGHT: (C)2004,JPO
摘要翻译：要解决的问题：提供一种具有小的耐热性和高可靠性的绝缘电路板以及采用该板的半导体器件。解决方案：通过层压通过两层树脂绝缘层在第一金属板上形成的第一金属板和第二金属板或导电金属板层叠绝缘电路板，使其具有电电路图案。与第一金属基板接触的第一树脂层是填充有导热率为20W / m·K以上且厚度大于20μm的50重量％以上的填料的树脂层; 而与第二金属板接触的第二树脂层的填料的填充率小于第一树脂层的填料的填充率，并且其厚度小于5μm。版权所有（C）2004，JPO

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式