专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006043471A1 半導体ウェーハの製造方法审中-公开
标题翻译：半导体制造方法
公开(公告)号：WO2006043471A1
公开(公告)日：2006-04-27
申请号：PCT/JP2005/018929
申请日：2005-10-14
申请人：信越半導体株式会社 , 横川功 , 能登宣彦
发明人：横川功 , 能登宣彦
IPC分类号： H01L21/20 , H01L21/02 , H01L27/12
CPC分类号： H01L21/76254 , H01L21/02381 , H01L21/0245 , H01L21/0251 , H01L21/02532 , H01L21/0262 , H01L21/02664
摘要：　本発明は半導体ウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記ボンドウェーハ内部にイオン注入層を形成し、前記ＳｉＧｅ層の表面とベースウェーハの表面とを絶縁膜を介して密着させて貼り合わせ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層のＳｉ層を除去することによりＳｉＧｅ層を露出させ、その後該露出したＳｉＧｅ層に対して、酸化性雰囲気下でＧｅを濃縮する熱処理及び／又は非酸化性雰囲気下で格子歪みを緩和させる熱処理を行なうことを特徴とする半導体ウェーハの製造方法である。これにより格子緩和が十分に行なわれ、表面の面粗れが抑制され、かつ結晶性のよいＳｉＧｅ層を有する半導体ウェーハの製造方法が提供される。
摘要翻译：在作为接合晶片的硅单晶晶片的表面上至少外延生长SiGe层，至少通过SiGe层注入氢离子或稀有气体离子，在接合晶片。 SiGe层的表面和基底晶片的表面通过绝缘膜紧密接触并接合，然后通过离子注入层进行剥离，并将剥离层的Si层转移到基底晶片上一边通过剥离被去除以露出SiGe层。然后，对暴露的SiGe层进行在氧化气氛下使Ge浓缩和/或热处理的热处理，以改善非氧化性气氛下的晶格畸变。因此，提供一种具有SiGe层的半导体晶片的制造方法，该SiGe层充分进行晶格变形并且具有抑制表面粗糙度和优异结晶度的方法。

2. 发明申请

WO2006033292A1 半導体ウェーハの製造方法审中-公开
标题翻译：制造半导体波形的方法
公开(公告)号：WO2006033292A1
公开(公告)日：2006-03-30
申请号：PCT/JP2005/017120
申请日：2005-09-16
申请人：信越半導体株式会社 , 横川功 , 能登宣彦 , 三谷清
发明人：横川功 , 能登宣彦 , 三谷清
IPC分类号： H01L21/20 , H01L21/02 , H01L27/12
CPC分类号： C30B33/06 , C30B29/30 , C30B29/32 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/0262 , H01L21/02694
摘要：　本発明は半導体ウェーハの製造方法であって、少なくとも、ＳＯＩウェーハ上にＳｉ１－ＸＧｅＸ層（０＜Ｘ＜１）をエピタキシャル成長し、該エピタキシャル成長したＳｉ１－ＸＧｅＸ層上にＳｉ１－ＹＧｅＹ層（０≦Ｙ＜Ｘ）を形成した後、酸化熱処理により前記エピタキシャル成長したＳｉ１－ＸＧｅＸ層のＧｅを濃縮して濃縮ＳｉＧｅ層とする工程を含み、前記酸化熱処理は、少なくとも、酸化性雰囲気下で９５０°C以下から開始し、９５０°Cまで昇温する間は、前記形成したＳｉ１－ＹＧｅＹ層を残存させるように酸化させることを特徴とする半導体ウェーハの製造方法である。これによりＳＧＯＩウェーハのＳｉＧｅ層の格子緩和を短時間の熱処理で十分に行なうことができ、製造コストを下げることができる半導体ウェーハの製造方法が提供される。
摘要翻译：一种半导体晶片的制造方法，其特征在于，其包括外延生长Si <

3. 发明申请

WO2006092886A1 貼り合わせウエーハの製造方法及び貼り合わせウエーハ审中-公开
标题翻译：制造粘结波形和粘结波形的方法
公开(公告)号：WO2006092886A1
公开(公告)日：2006-09-08
申请号：PCT/JP2005/020202
申请日：2005-11-02
申请人：信越半導体株式会社 , 武井時男 , 吉澤重幸 , 宮崎進 , 横川功 , 能登宣彦
发明人：武井時男 , 吉澤重幸 , 宮崎進 , 横川功 , 能登宣彦
IPC分类号： H01L21/02 , H01L21/304 , H01L21/306 , H01L27/12
CPC分类号： H01L21/6708 , H01L21/187 , H01L21/2007 , H01L21/31111
摘要：　本発明は、少なくともベースウエーハとボンドウエーハとを貼り合わせて作製した、貼り合わせウエーハの外周部のテラス部の酸化膜をエッチングする工程を有する貼り合わせウエーハを製造する方法であって、前記テラス部の酸化膜のエッチングは、前記貼り合わせウエーハを保持して回転させながら、スピンエッチングにより行うことを特徴とする貼り合わせウエーハの製造方法である。これにより、ベースウエーハ裏面の酸化膜をエッチングすることなく、ベースウエーハのテラス部に形成された酸化膜を効率的にエッチングする貼り合わせウエーハの製造方法を提供する。
摘要翻译：公开了一种用于制造接合晶片的方法，该方法包括：通过至少接合基底晶片和接合晶片而形成的接合晶片边缘的平台部分中的氧化膜蚀刻步骤。这种接合晶片的制造方法的特征在于，在保持和旋转接合的晶片的同时，通过旋转蚀刻来进行露台部分中的氧化膜的蚀刻。通过这种方法，可以有效地蚀刻形成在基底晶片的平台部分中的氧化膜，而不会蚀刻基底晶片背面的氧化膜。

4. 发明申请

WO2004015785A1 発光素子の製造方法及び発光素子审中-公开
标题翻译：制造发光装置和发光装置的方法
公开(公告)号：WO2004015785A1
公开(公告)日：2004-02-19
申请号：PCT/JP2003/009979
申请日：2003-08-06
申请人：信越半導体株式会社 , 株式会社ナノテコ , 能登宣彦 , 山田雅人 , 野崎眞次 , 内田和男 , 森崎弘
发明人：能登宣彦 , 山田雅人 , 野崎眞次 , 内田和男 , 森崎弘
IPC分类号： H01L33/00
CPC分类号： H01L33/42 , H01L33/30
摘要：　発光素子１００は、発光層部２４に発光駆動電圧を印加するためのＩＴＯ透明電極層８，１０を有し、発光層部２４からの光が、該ＩＴＯ透明電極層８，１０を透過させる形で取り出される。また、発光層部２４とＩＴＯ透明電極層８，１０との間に、Ｉｎを含有したＧａＡｓよりなるコンタクト層が、該ＩＴＯ透明電極層と接する形にて形成される。該コンタクト層７，９は、発光層部上にＧａＡｓ層７'，９'を形成し、そのＧａＡｓ層７'，９'と接するようにＩＴＯ透明電極層８，１０を形成した積層体１３を熱処理することにより、ＩＴＯ透明電極層８，１０からＧａＡｓ層７'，９'にＩｎを拡散させて形成する。これにより、発光駆動用の電極としてＩＴＯ透明電極層をコンタクト層を介して接合し、該電極の接触抵抗を低減するとともに、コンタクト層形成に際して発光層部との格子定数差の影響も受けにくい発光素子の製造方法を提供する。
摘要翻译：发光装置（100）具有用于向发光层部分（24）施加发光驱动电压的透明ITO电极层（8,10）。通过透明ITO电极层（8,10）取出来自发光层部分（24）的光。以含有接触层与ITO透明电极层接触的方式，在发光层部分（24）和透明ITO电极层（8,10）之间形成由含In GaAs构成的接触层。接触层（7,9）通过热处理通过在发光层部分上设置GaAs层（7'，9'）而形成的多层体（13）而形成，然后在其上设置透明ITO电极层将GaAs层（7'，9'）从透明ITO电极层（8,10）扩散到GaAs层（7'，9'）中。因此，公开了一种发光装置的制造方法，其中透明ITO电极层通过接触层连接到发光层部分作为发射驱动电极; 电极的接触电阻降低; 并且接触层的形成几乎不受与发光层部分的晶格常数差的影响。

5. 发明申请

WO2008013032A1 半導体基板の製造方法审中-公开
标题翻译：制造半导体基板的方法
公开(公告)号：WO2008013032A1
公开(公告)日：2008-01-31
申请号：PCT/JP2007/063349
申请日：2007-07-04
申请人：信越半導体株式会社 , 岡哲史 , 能登宣彦
发明人：岡哲史 , 能登宣彦
IPC分类号： H01L21/205 , H01L21/20
CPC分类号： H01L21/0251 , H01L21/02381 , H01L21/0245 , H01L21/02502 , H01L21/02532 , H01L21/0262 , H01L21/02658 , H01L21/02661
摘要：　本発明は、Ｓｉ単結晶基板上にＳｉＧｅ組成傾斜層、ＳｉＧｅ組成一定層を形成する工程と、該ＳｉＧｅ組成一定層の表面を平坦化する工程と、該平坦化されたＳｉＧｅ組成一定層の表面上の自然酸化膜を除去する工程と、該表面の自然酸化膜が除去されたＳｉＧｅ組成一定層上に歪みＳｉ層を形成する工程とを備える半導体基板の製造方法において、前記ＳｉＧｅ組成傾斜層の形成及び前記ＳｉＧｅ組成一定層の形成は、８００°Cより高い温度Ｔ１で行い、前記ＳｉＧｅ組成一定層の表面の自然酸化膜の除去は、還元性ガス雰囲気下において８００°C以上かつ前記温度Ｔ１よりも低温である温度Ｔ２で熱処理することによって行い、前記歪みＳｉ層の形成は、前記温度Ｔ１よりも低温である温度Ｔ３で行う半導体基板の製造方法である。これにより、平坦化したＳｉＧｅ層上に、該ＳｉＧｅ層表面の平坦性を悪化させずに、歪みＳｉ層をエピタキシャル成長させることができる。
摘要翻译：本发明提供一种制造半导体衬底的方法，包括以下步骤：在Si单晶衬底上形成SiGe组合物倾斜层和SiGe组合物固定层，使SiGe组合物固定层的表面平坦化，除去自然氧化膜平坦化的SiGe组合物固定层的表面，并且在已经除去表面上的自然氧化物膜的SiGe组合物固定层上形成应变Si层。 SiGe组成倾斜层和SiGe组成固定层在高于800℃的温度T 1上形成，并且通过在SiGe组合物固定层的表面上的自然氧化膜被热处理除去在还原气体气氛下为800℃以上且低于温度T 1 <1的温度T 2 N 2。应变Si层在低于温度T 1℃的温度T 3下形成。根据上述结构，可以在平坦的SiGe层上外延生长应变Si层，而不牺牲SiGe层的表面的平坦度。

6. 发明申请

WO2007007537A1 ボンドウエーハの再生方法及びボンドウエーハ並びにＳＳＯＩウエーハの製造方法审中-公开
标题翻译： BOND WAFER REGENERATING METHOD，BOND WAFER和SSOI WAFER MANUFACTURING METHOD
公开(公告)号：WO2007007537A1
公开(公告)日：2007-01-18
申请号：PCT/JP2006/312700
申请日：2006-06-26
申请人：信越半導体株式会社 , 阿賀浩司 , 能登宣彦
发明人：阿賀浩司 , 能登宣彦
IPC分类号： H01L21/02 , H01L21/762 , H01L27/12
CPC分类号： H01L21/76254
摘要：　シリコン単結晶ウエーハ上に傾斜組成ＳｉＧｅ層、第一緩和ＳｉＧｅ層、第一シリコン層、第二緩和ＳｉＧｅ層、第二シリコン層が形成されたボンドウエーハの第二シリコン層表面から水素イオンを注入し第二緩和ＳｉＧｅ層内部にイオン注入層を形成し、第二シリコン層表面とベースウエーハを絶縁層を介し貼合せた後イオン注入層で剥離し、剥離したボンドウエーハに残留した第二緩和ＳｉＧｅ層を第一選択エッチング液で除去し第一シリコン層を露出させ、第一シリコン層を第二選択エッチング液で除去し第一緩和ＳｉＧｅ層を露出させ、第一緩和ＳｉＧｅ層上に第三シリコン層、第三緩和ＳｉＧｅ層、第四シリコン層を形成しボンドウエーハを再生する。これにより、ボイドやブリスタのない良質なＳＳＯＩウエーハを低コストで歩留り高く製造することを可能とするボンドウエーハの再生方法及び再生したボンドウエーハ並びにＳＳＯＩウエーハの製造方法が提供される。
摘要翻译：在接合晶片中，在单晶硅晶片上形成渐变SiGe层，第一弛豫SiGe层，第一硅层，第二弛豫SiGe层和第二硅层。从接合晶片的第二硅层表面，注入氢离子以在第二松弛SiGe层中形成离子注入层，并且在通过绝缘层将第二硅层表面与基底晶片接合之后，通过离子注入层。残留在剥离的接合晶片上的第二松弛SiGe层通过第一选择性蚀刻溶液去除以暴露第一硅层，并且通过第二选择性蚀刻溶液去除第一硅层以暴露第一松弛SiGe层。在第一弛豫SiGe层上，形成第三硅层，第三弛豫SiGe层和第四硅层，再生接合晶片。因此，可以以低成本以高产率制造无空隙和起泡的高品质SSOI晶片的接合晶片再生方法，提供接合晶片和SSOI晶片制造方法。

7. 发明申请

WO2007097179A1 ＳＯＩ基板の製造方法审中-公开
标题翻译：制造SOI衬底的方法
公开(公告)号：WO2007097179A1
公开(公告)日：2007-08-30
申请号：PCT/JP2007/051894
申请日：2007-02-05
申请人：信越半導体株式会社 , 竹野博 , 能登宣彦
发明人：竹野博 , 能登宣彦
IPC分类号： H01L21/02 , H01L21/322 , H01L27/12
CPC分类号： H01L21/3226 , H01L21/76251 , H01L21/76256
摘要：　本発明では、少なくとも、活性不純物であるヒ素又はアンチモンを導入して高濃度層を形成した単結晶シリコン基板と、高濃度層を形成しない単結晶シリコン基板とを、シリコン酸化膜を介して貼り合わせ、結合熱処理を施した後、前記高濃度層を形成した単結晶シリコン基板を薄膜化することにより、前記シリコン酸化膜の上にヒ素又はアンチモンを含む高濃度埋め込み拡散層を有するＳＯＩ層を形成したＳＯＩ基板を製造する方法において、前記活性不純物の導入を、イオン注入法により、イオン注入時の加速エネルギーを１３０ｋｅＶ以下として行い、かつ、前記形成するＳＯＩ層の厚さを３μｍ以上とする。これにより、高濃度埋め込み拡散層を有するＳＯＩ層に金属汚染に対して優れたゲッタリング能力を付加したＳＯＩ基板を、生産性良く、低コストで効率的に製造することのできるＳＯＩ基板の製造方法を提供できる。
摘要翻译：本发明提供一种制造SOI衬底的方法，包括将至少将砷或锑作为有源杂质引入其中以形成高浓度层的单晶硅衬底施加到高浓度无层单层晶体硅衬底通过氧化硅膜，热处理组合件进行接合，然后使高浓度层状单晶硅衬底变薄，以形成包括设置在氧化硅膜上的SOI层的SOI衬底，SOI层具有含有砷或锑的高浓度掩埋扩散层，其中通过离子注入引入有源杂质，将离子注入中的加速能量设定为不超过130keV，使SOI层的厚度不为小于3μm。根据SOI衬底的制造方法，能够以低成本高生产率高效率地制造具有优异的金属污染吸杂能力的SOI衬底到具有高浓度埋入扩散层的SOI层。

8. 发明申请

WO2007072624A1 ＳＯＩ基板の製造方法およびＳＯＩ基板审中-公开
标题翻译：制造SOI衬底的方法和SOI衬底
公开(公告)号：WO2007072624A1
公开(公告)日：2007-06-28
申请号：PCT/JP2006/320912
申请日：2006-10-20
申请人：信越半導体株式会社 , 竹野博 , 能登宣彦
发明人：竹野博 , 能登宣彦
IPC分类号： H01L21/02 , H01L21/322 , H01L27/12
CPC分类号： H01L21/76256 , H01L21/3226 , H01L29/78603
摘要：　本発明は、貼り合わせ法によりＳＯＩ基板を製造する方法において、少なくとも、ＳＯＩ層となる単結晶シリコン基板と支持基板となる単結晶シリコン基板のいずれか一方の表面にシリコン酸化膜を作製し、該シリコン酸化膜を介して前記ＳＯＩ層となる単結晶シリコン基板と前記支持基板となる単結晶シリコン基板とを貼り合わせた後、結合強度を高める結合熱処理を行う場合に、少なくとも９５０°Cから１１００°Cの範囲の温度で保持する熱処理を行った後に、１１００°Cよりも高い温度の熱処理を行うことを特徴とするＳＯＩ基板の製造方法である。これにより、ＳＯＩ層の金属汚染に対して優れたゲッタリング能力を有するＳＯＩ基板を効率的に製造することのできるＳＯＩ基板の製造方法およびＳＯＩ基板が提供される。
摘要翻译：在通过接合方法制造SOI衬底的方法中，至少在作为SOI层或单晶硅衬底的单晶硅衬底上形成氧化硅膜作为支撑衬底，并且将单晶硅衬底形成为作为SOI层，作为支撑基板的单晶硅基板通过氧化硅膜接合。然后，在进行接合热处理以提高接合强度的情况下，进行至少将工件保持在950℃〜1100℃的范围内的热处理，然后在高于1100度的温度下进行热处理 C被执行。因此，能够有效地制造对SOI层的金属污染性优异的吸杂性能的SOI衬底和SOI衬底的SOI衬底制造方法。

9. 发明申请

WO2007138848A1 貼り合わせウエーハの製造方法审中-公开
标题翻译：粘结波形制造方法
公开(公告)号：WO2007138848A1
公开(公告)日：2007-12-06
申请号：PCT/JP2007/059864
申请日：2007-05-14
申请人：信越半導体株式会社 , 添田康嗣 , 能登宣彦
发明人：添田康嗣 , 能登宣彦
IPC分类号： H01L21/02 , H01L21/3065 , H01L21/762 , H01L27/12
CPC分类号： H01L21/76254 , H01L21/3065
摘要：　本発明は、少なくとも、ベースウエーハとイオン注入により形成された微小気泡層を有するボンドウエーハとを接合する工程と、前記微小気泡層を境界として剥離する工程と、前記剥離工程によりベースウエーハ上に形成された薄膜の周辺部を除去する工程を含むイオン注入剥離法により貼り合わせウエーハを製造する方法において、少なくとも、剥離工程後の薄膜周辺部除去工程を、ノズルからエッチングガスを供給して行うドライエッチングで行い、該ドライエッチングは、前記ノズルのガス噴出口の内径及び前記ノズルのガス噴出口と前記薄膜の表面との間隔を調整して行うことを特徴とする貼り合わせウエーハの製造方法である。これにより、薄膜周辺部除去工程において、薄膜周辺部の除去を簡便に行うことができるとともに、再現良く取代幅が得られ、かつ、薄膜の品質の低下を効果的に防ぐことができる貼り合わせウエーハの製造方法が提供される。
摘要翻译：提供了使用离子注入分层方法的接合晶片制造方法。接合晶片的制造方法至少包括将基片与具有通过离子注入形成的微气泡层的接合晶片接合的步骤; 通过使微气泡层作为边界来分层晶片的步骤; 以及通过分层步骤去除在基底晶片上形成的薄膜的周边的步骤。通过干蚀刻进行分层步骤后的至少薄膜周边去除工序，其中从喷嘴供给蚀刻气体，通过调节喷嘴的气体喷射口的内径和间隔喷嘴的气体喷射口和薄膜的表面。因此，可以容易地除去薄膜周边的接合晶片制造方法，可以以优异的重复性获得去除宽度，并且可以有效地防止薄膜质量的劣化。

10. 发明申请

WO2002061855A1 発光素子审中-公开
标题翻译：发光装置
公开(公告)号：WO2002061855A1
公开(公告)日：2002-08-08
申请号：PCT/JP2002/000633
申请日：2002-01-29
申请人：信越半導体株式会社 , 株式会社ナノテコ , 能登宣彦 , 山田雅人 , 遠藤正久 , 池田均 , 野崎眞次 , 内田和男 , 森崎弘
发明人：能登宣彦 , 山田雅人 , 遠藤正久 , 池田均 , 野崎眞次 , 内田和男 , 森崎弘
IPC分类号： H01L33/00
CPC分类号： H01L33/42 , H01L33/0079
摘要： A light emitting device (100) has a p-type GaAs layer (7) as an electrode junction layer and an ITO electrode layer (8) as an oxide transparent electrode layer formed on the side of a first main surface (17) of a light emitting layer section (24) in this order. This device has an n-type GaAs layer (9) as an electrode junction layer and an ITO electrode layer (10) as an oxide transparent electrode layer formed on the side of a second main surface (18) of the light emitting layer section (24) in this order. The ITO electrode layers (8, 10) are so formed as to cover the entire surfaces of both the main surfaces (17, 18) of the light emitting layer section (24) together with the p-type GaAs layer (7) and the n-type GaAs layer (9).
摘要翻译：发光器件（100）具有作为电极接合层的p型GaAs层（7）和形成在第一主表面（17）侧的氧化物透明电极层的ITO电极层（8）发光层部分（24）。该器件具有作为电极接合层的n型GaAs层（9）和形成在发光层部分的第二主表面（18）侧的作为氧化物透明电极层的ITO电极层（10） 24）。 ITO电极层（8,10）形成为与p型GaAs层（7）一起覆盖发光层部分（24）的两个主表面（17,18）的整个表面，并且 n型GaAs层（9）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式