专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE4140387A1 Appts. for processing semiconductor wafers in rapid thermal process - comprising substrate support plate with wafer arranged on it 未知
公开(公告)号：DE4140387A1
公开(公告)日：1993-06-09
申请号：DE4140387
申请日：1991-12-07
申请人： FISCHER, ARMIN, DR. , TILLACK, BERND, DR. , JATZKOWSKI, GREGOR , BANISCH, ROLF, DR. , RICHTER, HARALD , HOEPPNER, KRISTINA, DR. , WEBER, CHRISTIAN, O-1200 FRANKFURT, DE
发明人： FISCHER, ARMIN, DR. , TILLACK, BERND, DR. , JATZKOWSKI, GREGOR , BANISCH, ROLF, DR. , RICHTER, HARALD , HOEPPNER, KRISTINA, DR. , WEBER, CHRISTIAN, O-1200 FRANKFURT, DE
IPC分类号： C30B33/00 , H01L21/324 , H01L21/683
摘要： Appts. comprises a substrate support plate (1) on whose circular surface the wafer is arranged to be heated. The lower surface of the plate is positioned on a cylindrical ring (2) comprising a permeable material for heat radiation. The inner dia. of the ring is approx. the same as that of the wafer. The ring is arranged on a heat permeable plate. The substrate plate has recesses which connect the surface of the semiconductor wafer to the space between the support plate and plate. The semiconductor wafer to be processed is subjected to a deformation force during the course of heating to 2/3 the melting temp. using a vacuum, the vacuum remaining constant over the further heating process until cooling to a temp. that is 1/2 the melting temp. of the semiconductor material. ADVANTAGE - Deformations in the wafers are avoided.

2. 发明专利

DE20207296U1 Valve bag has valve with outer and inner sections, the outer valve section having means to enable fold-free laying one on top of other of opposite wall sections of outer valve section, and with hinge between opposite wall sections 未知
公开(公告)号：DE20207296U1
公开(公告)日：2003-09-18
申请号：DE20207296
申请日：2002-05-08
申请人： DREIER HANS BERND , TILLACK BERND
IPC分类号： B65D30/24
摘要： The valve bag has a valve (8) installed on a bag component (6), with an inner valve section (10) brought into contact with the inflating sleeve of a filling connector, and a weld-sealable outer valve section (12). The outer valve section has means which enable a fold-free laying, one on top of the other, of opposite wall sections of the outer valve section. A hinge is provided between the oppositely disposed wall sections of the outer valve section. At least one of the wall sections is reinforced by an additional material strip.

3. 发明专利

DE4128333A1 Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation 未知
公开(公告)号：DE4128333A1
公开(公告)日：1993-03-04
申请号：DE4128333
申请日：1991-08-27
申请人： FISCHER ARMIN , TILLACK BERND , BANISCH ROLF , RICHTER HARALD , WEBER CHRISTIAN
发明人： FISCHER ARMIN DR , TILLACK BERND DR , BANISCH ROLF DR , RICHTER HARALD , WEBER CHRISTIAN
IPC分类号： H01L21/265 , H01L21/322 , H01L21/762
摘要： The method involves forming a polycrystalline silicon structure in an SOI layer connected to an insulator layer and surrounding it completely by mono-crystalline, electrically active layer elements. The zone melting recrystallised, implantation-sepd. or bonded SOI substrate is selectively structured by ion implantation, amorphised, and subsequent high temp. treated into structural element-active, mono-crystalline and Getter-effective dielectrically insulated polycrystalline planar areas. Before the zone melting recrystallisation on the polycrystalline layer, a reflection layer matched to the lateral insulation pattern is applied, which leads in the recrystallisation process to local temp. modulation in the melting zone, and to formation of recrystallised mono-crystalline silicon zones and non-recrystallised polycrystalline Getter/insulation areas. USE - For Getter recrystallised, implantation-sepd. or bonded silicon-on-insulation layer production.

4. 发明申请

WO2011069988A3 ELECTROMECHANICAL MICROSWITCH FOR SWITCHING AN ELECTRICAL SIGNAL, MICROELECTROMECHANICAL SYSTEM, INTEGRATED CIRCUIT, AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT 审中-公开
标题翻译：机电微动开关，用于切换电信号，微机电系统，集成电路和方法用于制造集成电路
公开(公告)号：WO2011069988A3
公开(公告)日：2011-09-15
申请号：PCT/EP2010069019
申请日：2010-12-07
申请人： IHP GMBH , KAYNAK MEHMET , BIRKHOLZ MARIO , TILLACK BERND , EHWALD KARL-ERNST , SCHOLZ RENE
发明人： KAYNAK MEHMET , BIRKHOLZ MARIO , TILLACK BERND , EHWALD KARL-ERNST , SCHOLZ RENE
IPC分类号： H01H59/00
CPC分类号： H01H59/0009 , H01H1/0036
摘要： The invention relates to a microelectromechanical system (MEMS) (100, 200) having an electromechanical microswitch (1) for switching an electrical signal (S), in particular a radio frequency signal (RFMEMS), in particular in the GHz range. Said system comprises, according to the invention: a multi-level conductor stack (102, 202) disposed on a substrate (101, 201), the conductors (111-115, 211-215) thereof being insulated from each other in different conductor levels (M1-M5) by means of electrically insulating layers (103, 203) and electrically connected to each other by means of interlayer contacts (104, 204), the electromechanical switch (1) integrated in a recess (105, 205) of the multilevel conductor stack (102, 202) and having a contact link (10), a counter-contact (20), and at least one drive electrode (30, 50) for the contact link (10), wherein the contact link (10), the counter-contact (20), and the at least one drive electrode (30, 50) each are part of a conductor level (M1-M5) of the multilevel conductor stack (102, 202).
摘要翻译：本发明涉及微机电系统（MEMS）（100，200），其具有用于切换的电信号（S）微机电开关（1），特别是射频信号（RFMEMS），特别是在GHz范围内。这具有根据在不同导体平面对本发明的在衬底上（101，201），其设置多级Leitbahnschichtstapel（102，202），其印制导线（111-115，211-215）（M1-M5）具有电绝缘层（103， 203）通过触点（104借助于彼此绝缘，204）电连接到彼此以在凹部（105，多级Leitbahnschichtstapels（102 205），202）集成电 - 机械开关（1）具有接触摇杆（10），配合触头（20）和至少一个驱动电极（30，50）用于接触摇杆（10），其中所述接触摇杆（10），所述配合触头（20）和所述至少一个驱动电极（30，50）是一个管理层次的每个部分（M1 M5）多级Leitbahnschichtstapels（102，202）的。

5. 发明申请

WO2005108643A8 METHOD AND DEVICE FOR THE LOW-TEMPERATURE EPITAXY ON A PLURALITY OF SEMICONDUCTOR SUBSTRATES 审中-公开
标题翻译：方法和装置NIEDERTEMPERATUREPITAXIE半导体衬底上的各种
公开(公告)号：WO2005108643A8
公开(公告)日：2006-01-05
申请号：PCT/EP2005052123
申请日：2005-05-10
申请人： IHP GMBH , GRABOLLA THOMAS , RITTER GEORG , TILLACK BERND
发明人： GRABOLLA THOMAS , RITTER GEORG , TILLACK BERND
IPC分类号： C23C16/54 , C30B25/08 , H01L21/677 , H01L21/00
CPC分类号： C23C16/54 , C30B25/08
摘要： The inventive method for simultaneously depositing layers on a plurality of semiconductor substrates consists in cleaning at least one substrate surface every time in a first reactor (21) at a first substrate temperature T
摘要翻译：一种用于层的上一次多个半导体基板的沉积过程中，包括清洁以下步骤中的一个第一基片温度TRED在第一反应器中的基板的至少一个相应的表面，基板的输送从所述第一后续至第二反应器沉积至少一个层中的每个的半导体衬底的在第二衬底温度TDEP第二反应器，其特征在于，清洗过程中和从所述第一到在还原气体气氛中的第二反应器中移动或中断运输过程中底物，只要存储作为基板温度的基板材料之上和所述至少一个层的材料将被沉积依赖性临界温度Tc。

6. 发明申请

WO2011128188A3 MICROELECTRONIC COMPONENT 审中-公开
标题翻译： MICRO电子元件
公开(公告)号：WO2011128188A3
公开(公告)日：2012-01-12
申请号：PCT/EP2011054362
申请日：2011-03-22
申请人： IHP GMBH , KAYNAK MEHMET , TILLACK BERND , SCHOLZ RENE
发明人： KAYNAK MEHMET , TILLACK BERND , SCHOLZ RENE
IPC分类号： B81C1/00
CPC分类号： B81C1/00587 , B81B2207/015 , B81B2207/07 , B81C2201/014
摘要： In a method for producing an MEMS component, wherein, in the course of producing the multilevel interconnect layer stack for connecting microelectronic circuits, micromechanical structure elements (7, 8, 9) that are to be exposed later are embedded at the same time, a cutout is subsequently produced from a substrate rear side (R) as far as the multilevel interconnect layer stack, and then the micromechanical structure elements in the multilevel interconnect layer stack are exposed through the cutout. In order to increase the process accuracy, as early as in the course of producing the multilevel interconnect layer stack or even in the front end of line, a reference mask (22) for defining a lateral position or a lateral extent of the micromechanical structure elements (7, 8, 9) to be exposed is produced, wherein the reference mask (22) is arranged on the substrate front side between the substrate and the multilevel interconnect layer stack or in a layer of the multilevel interconnect layer stack that is situated nearer to the substrate (1) in comparison with the structure element.
摘要翻译：被嵌入在一种用于制造MEMS装置，其中在生产所述多级Leitbahnschichtstapels的用于同时或随后连接微电子电路的过程中被暴露的微机械的结构元件（7，8，9），在基板背面侧的anschließendeine凹部（R）的多级Leitbahnschichtstapel制备，然后通过在所述多级Leitbahnschichtstapel通过凹部微机械结构元件露出。为了提高加工精度是已经在生产多级Leitbahnschichtstapels的过程中或甚至在线路的前端的基准掩模（22），以限定一个横向位置或侧向延伸derfreizulegenden微机械结构元件（7，8，9），使用参考掩模（22）被设置在所述基板和所述多级Leitbahnschichtstapel之间或在与基板（1）更接近多级Leitbahnschichtstapels的层的结构元件的比较基板正面。

7. 发明申请

WO2003012840A3 VERFAHREN UND VORRICHTUNG ZUM HERSTELLEN DÜNNER EPITAKTISCHER HALBLEITERSCHICHTEN 审中-公开
公开(公告)号：WO2003012840A3
公开(公告)日：2003-02-13
申请号：PCT/EP2002/008296
申请日：2002-07-25
申请人： IHP GMBH-INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS/INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK , TILLACK, Bernd , WOLANSKY, Dirk , RITTER, Georg , GRABOLLA, Thomas
发明人： TILLACK, Bernd , WOLANSKY, Dirk , RITTER, Georg , GRABOLLA, Thomas
IPC分类号： H01L21/20
摘要： Die Erfindung betrifft ein Verfahren und Vorrichtungen zur Herstellung diffusionshemmender epitaktischer Halbleiterschichten. Aufgabe der Erfindung ist es, ein Verfahren und Vorrichtungen vorzuschlagen, mit Hilfe derer dünne diffusionshemmende epitaktische Halbleiterschichten auf grossen in der Halbleitertechnik üblichen Halbleitersubstraten bei einem hohen, für die industrielle Fertigung geeigneten Durchsatz für typische HBT-Stapel herstellbar sind. Erfindungsgemäss wird diese Aufgabe dadurch gelöst, dass zuerst die zu beschichtenden Oberflächen der Halbleitersubstrate gereinigt werden. Anschliessend werden die gereinigten Halbleitersubstrate in einem Niederdruck-Batch-Reaktor auf eine erste, gegenüber dem nachfolgenden Verfahrensschritt höhere Temperatur (Prebake-Temperatur) erwärmt und die zu beschichtenden Oberflächen zur Beseitigung von Luftoxid und anderen Verunreinigungen einem Wasserstoff-Prebake bei einem, gegenüber dem nachfolgenden Verfahrensschritt niedrigeren, gleichen oder höheren Reaktordruck unterzogen. Im nachfolgenden Verfahrensschritt werden die derart vorbehandelten Halbleitersubstrate in einem Niederdruck-Heiss- oder Warmwand-Batch-Reaktor auf eine zweite, gegenüber dem vorangegangenen Verfahrensschritt niedrigere Temperatur (Abscheidetemperatur) erwärmt und nach Erreichen des thermodynamischen Gleichgewichts auf die zu beschichtenden Oberflächen in einem chemischen Gasabscheideverfahren (CVD) bei einem, gegenüber dem vorangegangenen Verfahrensschritt höheren, gleichen oder geringeren Reaktordruck die diffusionshemmenden Halbleiterschichten abgeschieden.

8. 发明申请

WO2005108643A1 VERFAHREN UND VORRICHTUNG ZUR NIEDERTEMPERATUREPITAXIE AUF EINER VIELZAHL VON HALBLEITERSUBSTRATEN 审中-公开
标题翻译：方法和装置NIEDERTEMPERATUREPITAXIE半导体衬底上的各种
公开(公告)号：WO2005108643A1
公开(公告)日：2005-11-17
申请号：PCT/EP2005/052123
申请日：2005-05-10
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK , GRABOLLA, Thomas , RITTER, Georg , TILLACK, Bernd
发明人： GRABOLLA, Thomas , RITTER, Georg , TILLACK, Bernd
IPC分类号： C23C16/54
CPC分类号： C23C16/54 , C30B25/08
摘要： Verfahren zur Abscheidung von Schichten auf einer Vielzahl von Halbleitersubstraten gleichzeitig, mit den Schritten Reinigung mindestens je einer Oberfläche der Substrate in einem ersten Reaktor (21) bei einer ersten Substrattemperatur T red , Transport der Substrate vom ersten in einen zweiten Reaktor (24), nachfolgende Abscheidung mindestens je einer Schicht auf den Halbleitersubstraten im zweiten Reaktor bei einer zweiten Substrattemperatur T dep , wobei die Substrate während der Reinigung und während des Transports vom ersten in den zweiten Reaktor unterbrechungsfrei in einer reduzierenden Gasatmosphäre bewegt oder gelagert werden, solange die Substrattemperatur über einer vom Substratmaterial und dem Material der mindestens einen abzuscheidenden Schicht abhängigen kritischen Temperatur T c liegt.
摘要翻译：一种用于层的上一次多个半导体基板的沉积过程中，包括在第一反应器（21）的基板的至少一个相应的表面在第一衬底温度TRED，从第一基板的输送到第二反应器（24），随后的沉积清洁步骤每个在第二衬底温度TDEP在第二反应器中的半导体衬底的层中的至少一个，其中，在清洁期间和从第一到在还原气体气氛中的第二反应器中移动或中断运输过程中底物，只要存储作为基板温度的基板材料和上述是所述至少一个沉积层依赖性临界温度Tc的材料。

9. 发明申请

WO2003046947A2 BIPOLAR TRANSISTOR 审中-公开
标题翻译：双极晶体管
公开(公告)号：WO2003046947A2
公开(公告)日：2003-06-05
申请号：PCT/EP2002/013620
申请日：2002-12-02
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS/INSTITUT FÜR INNOVATIVE MIKRELEKTRONIK , HEINEMANN, Bernd , KNOLL, Dieter , EHWALD, Karl-Ernst , RÜCKER, Holger , KRÜGER, Dietmar , TILLACK, Bernd , OSTEN, Hans-Jörg , MEHR, Wolfgang , WINKLER, Wolfgang , OURMAZD, Abbas
发明人： HEINEMANN, Bernd , KNOLL, Dieter , EHWALD, Karl-Ernst , RÜCKER, Holger , KRÜGER, Dietmar , TILLACK, Bernd , OSTEN, Hans-Jörg , MEHR, Wolfgang , WINKLER, Wolfgang , OURMAZD, Abbas
IPC分类号： H01L
CPC分类号： H01L29/66242 , H01L29/7375 , H01L29/7378
摘要： Gemäß Anspruch 1 umfasst der erfindungsgemäße Bipolartransistor 1 einen Emitter 20, der teilweise einkristallin und teilweise polykristallin oder amorph ausgebildet ist (partiell einkristalliner Emitter). Außerdem weist die Basis 30b des Bipolartransistors 1 eine Kohlenstoff- oder Sauerstoffkonzentration im Bereich von 2x10 19 bis 2x10 21 cm -3 . Eine solche Struktur webessert die Hochfrequenzeigenschaften des Bipolartransistors und vermindert das Hochfrequenz-Rauschen. In einer Ausgestaltung der Erfindung liegt in der Basis 30b des Bipolartransistors eine Dotierstoffvereilung, vorzugsweise eine Borverteilung, mit einer Flächendosis von mindestens 4,5x10 13 cm -2 , vorzugsweise mindestens 7,5x10 13 cm -2 vor. Die Basis kann darüber hinaus auch Germanium enthalten.
摘要翻译：
宝石。权利要求1，根据本发明的双极晶体管1包括部分为单晶且部分为多晶或非晶（部分单晶发射体）的发射极20。此外，双极晶体管1的基极30b具有从2×10 19到2×10 21 cm -3的碳或氧浓度。这种结构改善了双极晶体管的高频特性并降低了高频噪声。在本发明的一个实施例在于在双极晶体管30b的一个Dotierstoffvereilung，优选硼分布的基础上，用FL＆AUML;至少4.5×10 ^{13 厘米^{-2 ，优选至少chendosis 7.5×10 13 cm 2 -2。基地也可能含有锗。}}

10. 发明申请

WO0017423A2 METHOD FOR PRODUCING AN AMORPHOUS OR POLYCRYSTALLINE LAYER ON AN INSULATING REGION 审中-公开
标题翻译：用于生产无定形的或多晶的层上的场绝缘体
公开(公告)号：WO0017423A2
公开(公告)日：2000-03-30
申请号：PCT/DE9903069
申请日：1999-09-20
申请人： INST HALBLEITERPHYSIK GMBH , TILLACK BERND , HEINEMANN BERND , KNOLL DIETER , EHWALD KARL ERNST , WOLANSKY DIRK
发明人： TILLACK BERND , HEINEMANN BERND , KNOLL DIETER , EHWALD KARL-ERNST , WOLANSKY DIRK
IPC分类号： H01L21/285 , H01L21/20 , H01L21/28 , H01L21/3205 , H01L21/331 , H01L29/732 , C30B29/06
CPC分类号： H01L21/32055 , H01L21/02381 , H01L21/02532 , H01L21/02639
摘要： The invention aims to provide a method for producing an amorphous or polycrystalline layer on an insulating area which in relation to known methods increases the thickness of the amorphous or polycrystalline layer and improves the homogeneity of the deposition, thus resulting in reduced surface roughness while at least maintaining the insulating properties of the insulating area. To this end a suitable seeding layer (28, 29), preferably silicon nitride, is deposited so that the seeding capacity and insulating properties of the SiO2 insulating area (14, 31) during deposition of the amorphous or polycrystalline Si or SiGe layers (15, 16, 17, 33) are improved.
摘要翻译：本发明的目的是提出一种用于在绝缘体区，其中相比于以前的方法中，无定形的或多晶的层的厚度越大，则沉积的均匀性得到提高，因此，表面粗糙度被降低生产无定形的或多晶的层的方法。在这种情况下，应该至少保持该绝缘体区的绝缘性能。根据本发明，这个目的是通过将合适的（28，29）籽晶层，优选氮化硅，Bekeimungsvermögen和绝缘在非晶或多晶层（15，16的沉积由SiO 2制成的绝缘区域（14，31）的特性，17这样来实现，33）由Si或SiGe的提高。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式