会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明授权
    • Address bus control apparatus
    • 地址总线控制装置
    • US5148539A
    • 1992-09-15
    • US711254
    • 1991-06-04
    • Hiromichi EnomotoKazushi KobayashiMasami JikiharaNorihisa Amako
    • Hiromichi EnomotoKazushi KobayashiMasami JikiharaNorihisa Amako
    • G06F13/40
    • G06F13/4018
    • An address bus control apparatus links a memory bus connected with a CPU and a memory unit and a system bus connected with input/output units. The address bus width of the system bus is smaller than that of the memory bus and one of the input/output units is a master unit using address data of a smaller width than the address bus width of the system bus for accessing another unit. The address bus control apparatus, when bus identifying information from a master unit identifies the memory bus, delivers first complementary address data together with address data from the master unit onto the memory bus and, when the bus identifying information identifies the system bus, delivers second complementary address data onto the system bus, and thereby secures necessary address data width for each bus.
    • 地址总线控制装置连接与CPU和存储器单元连接的存储器总线以及与输入/输出单元连接的系统总线。 系统总线的地址总线宽度小于存储器总线的地址总线宽度,其中一个输入/输出单元是使用比用于访问另一个单元的系统总线的地址总线宽度更小的地址数据的主单元。 地址总线控制装置,当来自主单元的总线识别信息识别存储器总线时,将第一互补地址数据与来自主单元的地址数据一起传递到存储器总线上,并且当总线识别信息识别系统总线时,传送第二 补充地址数据到系统总线上,从而确保每个总线必要的地址数据宽度。