专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 实用新型

TWM294165U 手機螢幕設置結構失效
简体标题：手机屏幕设置结构
公开(公告)号：TWM294165U
公开(公告)日：2006-07-11
申请号：TW095202779
申请日：2006-02-17
申请人：秦鈺 CHIN, HENRY
发明人：秦鈺 CHIN, HENRY
IPC分类号： H04M
摘要：一種手機螢幕設置結構，其主要具有一手機本體，且於手機本體表面設有一第一螢幕與一按鍵部，並於第一螢幕同一側設有一第二螢幕，藉此，當進行三方通話時，位於同一側之第二螢幕與第一螢幕可相互錯開，如此，使本創作具有同時看到二通話者影像的功用。
简体摘要：一种手机屏幕设置结构，其主要具有一手机本体，且于手机本体表面设有一第一屏幕与一按键部，并于第一屏幕同一侧设有一第二屏幕，借此，当进行三方通话时，位于同一侧之第二屏幕与第一屏幕可相互错开，如此，使本创作具有同时看到二通话者影像的功用。

2. 实用新型

TWM297589U 具有電動刮鬍刀之電子通訊產品失效
简体标题：具有电动刮胡刀之电子通信产品
公开(公告)号：TWM297589U
公开(公告)日：2006-09-11
申请号：TW095203586
申请日：2006-03-03
申请人：秦鈺 CHIN, HENRY
发明人：秦鈺 CHIN, HENRY
IPC分类号： H04M
摘要：一種具有電動刮鬍刀之電子通訊產品，其係包括一具有行動電話功能之本體，並於本體一端設置一電動刮鬍刀裝置，且本體於電動刮鬍刀裝置一端另設有一蓋體，而讓使用者在利用行動電話通訊聯繫以外，又可供攜行作電動刮鬍刀之用。
简体摘要：一种具有电动刮胡刀之电子通信产品，其系包括一具有移动电话功能之本体，并于本体一端设置一电动刮胡刀设备，且本体于电动刮胡刀设备一端另设有一盖体，而让用户在利用移动电话通信联系以外，又可供携行作电动刮胡刀之用。

3. 实用新型

TWM297484U 藉由藍芽系統之影像傳輸結構失效
简体标题：借由蓝牙系统之影像传输结构
公开(公告)号：TWM297484U
公开(公告)日：2006-09-11
申请号：TW094222514
申请日：2005-12-23
申请人：秦鈺 CHIN, HENRY
发明人：秦鈺 CHIN, HENRY
IPC分类号： G03B
摘要：一種藉由藍芽系統之影像傳輸結構，其係包括：一第一裝置與一第二裝置，其中，第一裝置設有一鏡頭組、一驅動程式及一具輸出及接收功用之藍芽系統，而第二裝置亦設有與第一裝置相同結構之各組成構件，藉此，利用驅動程式將圖形或照片作連續式連結形成同步影像，搭配藍芽系統，以形成一可於第一裝置與第二裝置間進行同步影像傳輸之影像傳輸結構。
简体摘要：一种借由蓝牙系统之影像传输结构，其系包括：一第一设备与一第二设备，其中，第一设备设有一镜头组、一驱动程序及一具输出及接收功用之蓝牙系统，而第二设备亦设有与第一设备相同结构之各组成构件，借此，利用驱动程序将图形或照片作连续式链接形成同步影像，搭配蓝牙系统，以形成一可于第一设备与第二设备间进行同步影像传输之影像传输结构。

4. 实用新型

TWM297112U 一種具提醒駕駛人前方有固定式測速照相的手機失效
简体标题：一种具提醒驾驶人前方有固定式测速照相的手机
公开(公告)号：TWM297112U
公开(公告)日：2006-09-01
申请号：TW095203588
申请日：2006-03-03
申请人：秦鈺 CHIN, HENRY
发明人：秦鈺 CHIN, HENRY
IPC分类号： H04M
摘要：一種可提醒駕駛人前方有固定式測速照相的手機，其係一種利用汽車測速器廠商設置固定發射器的方式，配合手機搭載電波接收的功能，經過手機微處理器執行後同步運用聲音與燈光顯示方式作為提醒駕駛人前方有固定測速照相，需要小心駕駛並放慢車遠前進。
简体摘要：一种可提醒驾驶人前方有固定式测速照相的手机，其系一种利用汽车测速器厂商设置固定发射器的方式，配合手机搭载电波接收的功能，经过手机微处理器运行后同步运用声音与灯光显示方式作为提醒驾驶人前方有固定测速照相，需要小心驾驶并放慢车远前进。

5. 发明申请

WO2011133412A1 P-TYPE CONTROL GATE IN NON-VOLATILE STORAGE AND METHODS FOR FORMING SAME 审中-公开
标题翻译：非挥发性储存中的P型控制闸门及其形成方法
公开(公告)号：WO2011133412A1
公开(公告)日：2011-10-27
申请号：PCT/US2011/032635
申请日：2011-04-15
申请人： SANDISK CORPORATION , ORIMOTO, Takashi Whitney , SUYAMA, Atsushi , TIAN, Ming , CHIN, Henry , CHIEN, Henry , PURAYATH, Vinod Robert , LEE, Dana
发明人： ORIMOTO, Takashi Whitney , SUYAMA, Atsushi , TIAN, Ming , CHIN, Henry , CHIEN, Henry , PURAYATH, Vinod Robert , LEE, Dana
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/28 , H01L29/423
CPC分类号： H01L21/28291 , H01L21/28273 , H01L27/11521 , H01L27/11524 , H01L29/42324 , H01L29/788
摘要： Non-voltage storage and techniques for fabricating non-volatile storage are disclosed. In some embodiments, at least a portion of the control gates of non-volatile storage elements are formed from p-type polysilicon. In one embodiment, a lower portion of the control gate is p-type polysilicon. The upper portion of the control gate could be p-type polysilicon, n-type polysilicon, metal, metal nitride, etc. P-type polysilicon in the control gate may not deplete even at high Vpgm. Therefore, a number of problems that could occur if the control gate depleted are mitigated. For example, a memory cell having a control gate that is at least partially p-type polysilicon might be programmed with a lower Vpgm than a memory cell formed from n-type polysilicon.
摘要翻译：公开了非电压存储和用于制造非易失性存储器的技术。在一些实施例中，非易失性存储元件的控制栅极的至少一部分由p型多晶硅形成。在一个实施例中，控制栅极的下部是p型多晶硅。控制栅极的上部可以是p型多晶硅，n型多晶硅，金属，金属氮化物等。即使在高Vpgm下，控制栅中的P型多晶硅也可能不会消耗。因此，如果控制门耗尽，可能会发生的一些问题得到缓解。例如，具有至少部分p型多晶硅的控制栅极的存储单元可以用比由n型多晶硅形成的存储单元低的Vpgm来编程。

6. 发明申请

WO2010017013A1 COMPENSATING FOR COUPLING DURING READ OPERATIONS IN NON-VOLATILE STORAGE 审中-公开
标题翻译：在非易失性存储中读取操作期间的耦合补偿
公开(公告)号：WO2010017013A1
公开(公告)日：2010-02-11
申请号：PCT/US2009/050974
申请日：2009-07-17
申请人： SANDISK CORPORATION , DUTTA, Deepanshu , LUTZE, Jeffrey, W. , DONG, Yingda , CHIN, Henry , ISHIGAKI, Toru
发明人： DUTTA, Deepanshu , LUTZE, Jeffrey, W. , DONG, Yingda , CHIN, Henry , ISHIGAKI, Toru
IPC分类号： G11C11/56 , G11C16/24
CPC分类号： G11C11/5642 , G11C16/0483 , G11C16/24 , G11C16/3418
摘要： Capacitive coupling from storage elements on adjacent bit lines is compensated by adjusting voltages applied to the adjacent bit lines. An initial rough read is performed to ascertain the data states of the bit line-adjacent storage elements, and during a subsequent fine read, bit line voltages are set based on the ascertained states and the current control gate read voltage which is applied to a selected word line. When the current control gate read voltage corresponds to a lower data state than the ascertained state of an adjacent storage element, a compensating bit line voltage is used. Compensation of coupling from a storage element on an adjacent word line can also be provided by applying different read pass voltages to the adjacent word line, and obtaining read data using a particular read pass voltage which is identified based on a data state of the word line-adjacent storage element.
摘要翻译：通过调整施加到相邻位线的电压来补偿相邻位线上的存储元件的电容耦合。执行初始粗略读取以确定位线相邻存储元件的数据状态，并且在随后的精细读取期间，基于确定的状态和施加到所选择的电流控制栅极读取电压的电流控制栅极读取电压来设置位线电压字线。当电流控制栅极读取电压对应于比相邻存储元件的确定状态低的数据状态时，使用补偿位线电压。也可以通过对相邻字线应用不同的读通过电压来提供来自相邻字线上的存储元件的耦合的补偿，并且使用基于字线的数据状态来识别的特定读通过电压来获得读取数据相邻存储元件。

7. 发明申请

WO2012162316A1 RAMPING PASS VOLTAGE TO ENHANCE CHANNEL BOOST IN MEMORY DEVICE, WITH TEMPERATURE COMPENSATION 审中-公开
标题翻译：延长通道电压以增强存储器件中的通道升压，具有温度补偿
公开(公告)号：WO2012162316A1
公开(公告)日：2012-11-29
申请号：PCT/US2012/038992
申请日：2012-05-22
申请人： SANDISK TECHNOLOGIES, INC. , HEMINK, Gerrit, Jan , LEE, Shin-chung , KHANDELWAL, Anubhav , CHIN, Henry , LIANG, Guirong , LEE, Dana
发明人： HEMINK, Gerrit, Jan , LEE, Shin-chung , KHANDELWAL, Anubhav , CHIN, Henry , LIANG, Guirong , LEE, Dana
IPC分类号： G11C16/34 , G11C16/10
CPC分类号： G11C16/3427 , G11C16/10
摘要： In a non-volatile storage system, one or more substrate channel regions for an unselected NAND string are boosted during programming to inhibit program disturb. A voltage applied to one or more unselected word lines associated with at least a first channel region is increased during a program pulse time period in which a program pulse is applied to a selected word line. The increase can be gradual, in the form of a ramp, or step-wise. The boosting level of the first channel region can be maintained. The increase in the voltage applied to the one or more unselected word lines can vary with temperature as well. Before the program pulse time period, the voltage applied to the one or more unselected word lines can be ramped up at a faster rate for a second, adjacent channel region than for the first channel region, to help isolate the channel regions.
摘要翻译：在非易失性存储系统中，用于未选择的NAND串的一个或多个衬底沟道区在编程期间升高以抑制编程干扰。在将编程脉冲施加到所选字线的编程脉冲时间段期间，施加到与至少第一信道区域相关联的一个或多个未选择字线的电压增加。增加可以是渐进的，以斜坡的形式，或逐步的。可以维持第一通道区域的升压水平。施加到一个或多个未选择字线的电压的增加也随着温度而变化。在编程脉冲时间段之前，施加到一个或多个未选择字线的电压可以以比第一通道区域更快的速率向第二相邻通道区域上升，以帮助隔离通道区域。

8. 发明申请

WO2011149823A1 PROGRAMMING NON-VOLATILE STORAGE WITH SYNCHRONIZED COUPLING 审中-公开
标题翻译：编程具有同步耦合的非易失性存储
公开(公告)号：WO2011149823A1
公开(公告)日：2011-12-01
申请号：PCT/US2011/037526
申请日：2011-05-23
申请人： SANDISK TECHNOLOGIES, INC. , MOKHLESI, Nima , CHIN, Henry , HIGASHITANI, Masaaki
发明人： MOKHLESI, Nima , CHIN, Henry , HIGASHITANI, Masaaki
IPC分类号： G11C11/56 , G11C16/10 , G11C16/04
CPC分类号： G11C11/5628 , G11C16/0483 , G11C16/10
摘要： A process for programming non-volatile storage is able to achieve faster programming speeds and/or more accurate programming through synchronized coupling of neighboring word lines. The process for programming includes raising voltages for a set of word lines connected tol5 a group of connected non-volatile storage elements. The set of word lines includes a selected word line(WLn), unselected word lines (WLn+1/WLn- 1) that are adjacent to the selected word line and other unselected word lines (WLunse1). After raising voltages for the set of word lines, the process includes raising the selected word line to a program voltage (Vpgm) and raising the unselected word lines that are adjacent to the selected word line to one or more voltage levels (Vint1, Vint2, Vint3 ) concurrently with the raising the selected word line to the program voltage. The program voltage causes at least one of the non-volatile storage elements to experience programming.
摘要翻译：用于编程非易失性存储器的过程能够通过相邻字线的同步耦合来实现更快的编程速度和/或更精确的编程。编程过程包括提高连接到一组连接的非易失性存储元件的一组字线的电压。该字线组包括与所选择的字线和其他未被选择的字线（WLunse1）相邻的所选字线（WLn），未选字线（WLn + 1 / WLn-1）。在对所述一组字线提升电压之后，所述处理包括将所选择的字线升高到编程电压（Vpgm），并将与所选字线相邻的未选字线提升到一个或多个电压电平（Vint1，Vint2， Vint3）同时将选定的字线提升到编程电压。程序电压使至少一个非易失性存储元件经历编程。

9. 发明申请

WO2010005878A1 DIELECTRIC CAP ABOVE FLOATING GATE 审中-公开
标题翻译：电磁盖上浮门
公开(公告)号：WO2010005878A1
公开(公告)日：2010-01-14
申请号：PCT/US2009/049620
申请日：2009-07-02
申请人： SANDISK CORPORATION , LEE, Dana , CHIN, Henry , KAI, James , ORIMOTO, Takashi, Whitney , PURAYATH, Vinod, R. , MATAMIS, George
发明人： LEE, Dana , CHIN, Henry , KAI, James , ORIMOTO, Takashi, Whitney , PURAYATH, Vinod, R. , MATAMIS, George
IPC分类号： H01L21/28 , H01L21/8247 , H01L27/115 , H01L29/423 , H01L21/265
CPC分类号： H01L27/115 , H01L21/28273 , H01L27/11521 , H01L29/42324
摘要： A memory system is disclosed that includes a set of non-volatile storage elements. A given memory cell has a dielectric cap above the floating gate. In one embodiment, the dielectric cap resides between the floating gate and a conformal IPD layer. The dielectric cap reduces the leakage current between the floating gate and a control gate. The dielectric cap achieves this reduction by reducing the strength of the electric field at the top of the floating gate, which is where the electric field would be strongest without the dielectric cap for a floating gate having a narrow stem.
摘要翻译：公开了一种包括一组非易失性存储元件的存储器系统。给定的存储单元在浮动栅极上方具有电介质盖。在一个实施例中，电介质帽位于浮动栅极和共形IPD层之间。电介质盖减少了浮动栅极和控制栅极之间的漏电流。电介质盖通过降低浮动栅极顶部的电场的强度来实现这种减小，这是电场将是最强的，而没有用于具有窄的杆的浮动栅极的电介质盖。

10. 发明申请

WO2008121577A1 SOFT BIT DATA TRANSMISSION FOR ERROR CORRECTION CONTROL IN NON-VOLATILE MEMORY 审中-公开
标题翻译：用于非易失性存储器中的错误校正控制的软位数据传输
公开(公告)号：WO2008121577A1
公开(公告)日：2008-10-09
申请号：PCT/US2008/057722
申请日：2008-03-20
申请人： SANDISK CORPORATION , MOKHLESI, Nima , CHIN, Henry , ZHAO, Dengtao
发明人： MOKHLESI, Nima , CHIN, Henry , ZHAO, Dengtao
IPC分类号： G11C11/56 , G06F11/10
CPC分类号： G11C11/5642 , G06F11/1068 , G11C7/1006 , G11C16/0483 , G11C16/26 , G11C29/00 , G11C2211/5634
摘要： Data stored in non-volatile storage is decoded using iterative probabilistic decoding. An error correcting code such as a low density parity check code may be used. In one approach, initial reliability metrics, such as logarithmic likelihood ratios, are used in decoding sensed states of a set of non-volatile storage element. The decoding attempts to converge by adjusting the reliability metrics for bits in code words which represent the sensed state. Soft data bits are read from the memory if the decoding fails to converge. Initial reliability metric values are provided after receiving the hard read results and at each phase of the soft bit operation(s). In one embodiment, a second soft bit is read from the memory using multiple subsets of soft bit compare levels. While reading at the second subset of compare levels, decoding can be performed based on the first subset data.
摘要翻译：使用迭代概率解码对存储在非易失性存储器中的数据进行解码。可以使用诸如低密度奇偶校验码的纠错码。在一种方法中，初始可靠性度量（诸如对数似然比）被用于解码一组非易失性存储元件的感测状态。解码通过调整表示感测状态的码字中的比特的可靠性度量来尝试收敛。如果解码失败，则从存储器读取软数据位。在接收到硬读取结果之后以及在软位操作的每个阶段提供初始可靠性度量值。在一个实施例中，使用软比特比较级的多个子集从存储器读取第二软比特。在比较电平的第二子集读取时，可以基于第一子集数据执行解码。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式