专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明申请

US20140258757A1 Methods And Apparatuses For Reducing Power Consumption Of Processor Switch Operations 审中-公开
标题翻译：降低处理器开关操作功耗的方法和装置
公开(公告)号：US20140258757A1
公开(公告)日：2014-09-11
申请号：US14286536
申请日：2014-05-23
申请人： Ethan Schuchman , Hong Wang , Chris Weaver , Belliappa M. Kuttanna , Asit Mallick , Vivek K. De , Per Hammarlund
发明人： Ethan Schuchman , Hong Wang , Chris Weaver , Belliappa M. Kuttanna , Asit Mallick , Vivek K. De , Per Hammarlund
IPC分类号： G06F1/32
CPC分类号： G06F9/30083 , G06F1/3203 , G06F1/3234 , G06F1/3237 , G06F1/324 , G06F1/3246 , G06F1/3265 , G06F1/3268 , G06F1/3296 , G06F9/30043 , G06F9/30105 , G06F9/3012 , G06F9/3013 , G06F9/461 , Y02D10/126 , Y02D10/128 , Y02D10/153 , Y02D10/154 , Y02D10/172 , Y02D50/20
摘要： Methods and apparatuses for reducing power consumption of processor switch operations are disclosed. One or more embodiments may comprise specifying a subset of registers or state storage elements to be involved in a register or state storage operation, performing the register or state storage operation, and performing a switch operation. The embodiments may minimize the number of registers or state storage elements involved with the standby operation by specifying only the subset of registers or state storage elements, which may involve considerably fewer than the total number of registers or state storage or elements of the processor. The switch operation may be switch from one mode to another, such as a transition to or from a sleep mode, a context switch, or the execution of various types of instructions.
摘要翻译：公开了用于降低处理器开关操作功耗的方法和装置。一个或多个实施例可以包括指定要参与寄存器或状态存储操作的寄存器或状态存储元件的子集，执行寄存器或状态存储操作，以及执行开关操作。这些实施例可以通过仅指定寄存器或状态存储元件的子集来最小化与备用操作相关的寄存器或状态存储元件的数量，其可能涉及明显少于处理器的寄存器或状态存储器或元件的总数量。切换操作可以从一种模式切换到另一种模式，例如转换到睡眠模式，上下文切换或各种类型的指令的执行。

62. 发明授权

US08467263B2 Memory write operation methods and circuits 有权
标题翻译：存储器写操作方法和电路
公开(公告)号：US08467263B2
公开(公告)日：2013-06-18
申请号：US12823642
申请日：2010-06-25
申请人： Jaydeep P. Kulkarni , Muhammad M. Khellah , Bibiche M. Geuskens , Arijit Raychowdhury , Tanay Karnik , Vivek K. De
发明人： Jaydeep P. Kulkarni , Muhammad M. Khellah , Bibiche M. Geuskens , Arijit Raychowdhury , Tanay Karnik , Vivek K. De
IPC分类号： G11C8/00
CPC分类号： G11C8/08 , G11C7/12 , G11C7/20 , G11C11/412 , G11C11/413
摘要： In some embodiments, write wordline boost may be obtained from wordline driver boost and/or from bit line access transistor boost.
摘要翻译：在一些实施例中，可以从字线驱动器升压和/或来自位线存取晶体管升压获得写入字线升压。

63. 发明申请

US20100115301A1 CPU POWER DELIVERY SYSTEM 审中-公开
标题翻译： CPU电源传输系统
公开(公告)号：US20100115301A1
公开(公告)日：2010-05-06
申请号：US12684257
申请日：2010-01-08
申请人： Siva G. Narendra , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： G06F1/26
CPC分类号： H01L25/18 , G06F1/189 , G06F1/26 , H01L25/0657 , H01L2224/16 , H01L2225/06513 , H01L2225/06527 , H01L2924/00011 , H01L2924/00014 , H01L2924/3011 , H01L2224/0401
摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电压调节器芯片。

64. 发明申请

US20090033308A1 COMPONENT RELIABILITY BUDGETING SYSTEM 有权
标题翻译：组件可靠性预算系统
公开(公告)号：US20090033308A1
公开(公告)日：2009-02-05
申请号：US12245360
申请日：2008-10-03
申请人： Siva G. Narendra , James W. Tschanz , Vivek K. De , Stephen H. Tang
发明人： Siva G. Narendra , James W. Tschanz , Vivek K. De , Stephen H. Tang
IPC分类号： G05F5/00
CPC分类号： G06F1/206 , Y02D10/16
摘要： A system may include acquisition of a supply voltage information representing past supply voltages supplied to an electrical component, acquisition of a temperature information representing past temperatures of the electrical component, and control of a performance characteristic of the electrical component based on the supply voltage information and the temperature information. Some embodiments may further include determination of a reliability margin based on the supply voltage information, the temperature information, and on a reliability specification of the electrical component, and change of the performance characteristic based on the reliability margin.
摘要翻译：系统可以包括获取表示提供给电气部件的过去电源电压的电源电压信息，基于电源电压信息获取表示电气部件的过去温度的温度信息和电气部件的性能特性的控制，以及温度信息。一些实施例还可以包括基于电源电压信息，温度信息以及电气部件的可靠性规格以及基于可靠性裕度的性能特性的改变来确定可靠性裕度。

65. 发明授权

US07288752B2 CMOS radiation-measuring circuit with a variable threshold 有权
标题翻译：具有可变阈值的CMOS辐射测量电路
公开(公告)号：US07288752B2
公开(公告)日：2007-10-30
申请号：US10620829
申请日：2003-07-16
申请人： Ali Keshavarzi , Jaume A. Segura , Vivek K. De
发明人： Ali Keshavarzi , Jaume A. Segura , Vivek K. De
IPC分类号： G01J1/44 , H03K17/78
CPC分类号： G01T1/026 , H01L27/144
摘要： A radiation measuring technique includes adjusting a threshold level of a radiation sensor in a radiation-measuring circuit and obtaining an output signal based on radiation dose sensed by the radiation sensor.
摘要翻译：辐射测量技术包括调整辐射测量电路中的辐射传感器的阈值水平，并且基于由辐射传感器感测的辐射剂量获得输出信号。

66. 发明授权

US07282966B2 Frequency management apparatus, systems, and methods 有权
标题翻译：频率管理装置，系统和方法
公开(公告)号：US07282966B2
公开(公告)日：2007-10-16
申请号：US10953199
申请日：2004-09-28
申请人： Siva G. Narendra , James W. Tschanz , Vivek K. De , Nasser A. Kurd , Javed Barkatullah
发明人： Siva G. Narendra , James W. Tschanz , Vivek K. De , Nasser A. Kurd , Javed Barkatullah
IPC分类号： H03K17/00
CPC分类号： G06F1/324 , G06F1/06 , G06F1/206 , G06F1/3203 , Y02D10/126
摘要： Apparatus and systems, as well as methods and articles, may operate to select a microprocessor clock frequency responsive to a desired voltage and/or a desired temperature of operation.
摘要翻译：装置和系统以及方法和物品可以操作以响应于期望电压和/或期望的操作温度来选择微处理器时钟频率。

67. 发明授权

US07098766B2 Magnetic material for transformers and/or inductors 有权
标题翻译：用于变压器和/或电感器的磁性材料
公开(公告)号：US07098766B2
公开(公告)日：2006-08-29
申请号：US10760591
申请日：2004-01-21
申请人： Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Vivek K. De
发明人： Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Vivek K. De
IPC分类号： H01F5/00
CPC分类号： H01F17/0006 , H01F10/132 , H01F10/187 , H01F10/265 , H01F2017/0053
摘要： A transformer is provided that includes a plurality of metal lines and a magnetic material provided about the plurality of metal lines. The magnetic material may include a structure to reduce Eddy currents flowing in the magnetic material. This structure may be a plurality of slots extending perpendicular to the metal lines. This structure may also be a laminated structure.
摘要翻译：提供一种变压器，其包括多个金属线和围绕多条金属线设置的磁性材料。磁性材料可以包括减少在磁性材料中流动的涡流的结构。该结构可以是垂直于金属线延伸的多个槽。该结构也可以是层叠结构。

68. 发明授权

US07075180B2 Method and apparatus for applying body bias to integrated circuit die 失效
标题翻译：将体偏置施加到集成电路管芯的方法和装置
公开(公告)号：US07075180B2
公开(公告)日：2006-07-11
申请号：US10747805
申请日：2003-12-29
申请人： Siva G. Narendra , James W. Tschanz , Victor Zia , Badarinath Kommandur , Vivek K. De
发明人： Siva G. Narendra , James W. Tschanz , Victor Zia , Badarinath Kommandur , Vivek K. De
IPC分类号： H01L23/10 , H01L23/34
CPC分类号： H01L23/367 , H01L23/50 , H01L24/31 , H01L24/75 , H01L24/81 , H01L24/83 , H01L2224/16225 , H01L2224/73253 , H01L2224/75 , H01L2224/81801 , H01L2224/83801 , H01L2924/01005 , H01L2924/01015 , H01L2924/01023 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/15174 , H01L2924/15311 , H01L2924/16152
摘要： In some embodiments, a method includes providing an integrated circuit (IC) die in a package. The IC die may have a metal layer on a back surface of the IC die. The method may also include applying a bias signal to the IC die via the metal layer.
摘要翻译：在一些实施例中，一种方法包括在封装中提供集成电路（IC）裸片。 IC芯片可以在IC芯片的背面上具有金属层。该方法还可以包括经由金属层向IC管芯施加偏置信号。

69. 发明授权

US07051295B2 IC design process including automated removal of body contacts from MOSFET devices 有权
标题翻译： IC设计过程包括从MOSFET器件自动移除主体触点
公开(公告)号：US07051295B2
公开(公告)日：2006-05-23
申请号：US10746759
申请日：2003-12-23
申请人： Siva G. Narendra , Daniel S. Klowden , James W. Tschanz , Nitin Borkar , Vivek K. De
发明人： Siva G. Narendra , Daniel S. Klowden , James W. Tschanz , Nitin Borkar , Vivek K. De
IPC分类号： G06F17/50
CPC分类号： G06F17/5068
摘要： An apparatus for and method of modifying an IC design layout of an integrated circuit, comprising: accessing an initial IC design layout, with the initial layout including a plurality of MOSFET devices having a common substrate; and removing a plurality of body contacts of the MOSFET devices to create a first modified IC design layout.
摘要翻译：一种用于修改集成电路的IC设计布局的装置和方法，包括：访问初始IC设计布局，初始布局包括具有公共衬底的多个MOSFET器件; 以及去除所述MOSFET器件的多个体接触以产生第一修改的IC设计布局。

70. 发明授权

US07015720B2 Driver circuit 失效
标题翻译：驱动电路
公开(公告)号：US07015720B2
公开(公告)日：2006-03-21
申请号：US10749928
申请日：2003-12-29
申请人： Gerhard Schrom , Peter Hazucha , Jae-Hong Hahn , Vivek K. De
发明人： Gerhard Schrom , Peter Hazucha , Jae-Hong Hahn , Vivek K. De
IPC分类号： H03K19/0175
CPC分类号： H03K17/691 , H03K19/0013
摘要： A circuit includes a first driver, a second driver, and a transformer coupled to the first and second driver. In operation, the first driver receives a first signal from a first input port, the second driver receives a time-delayed version of the first signal from a second input port, and the transformer provides provide an output signal to an output port. A method includes receiving a first input signal, receiving a second input signal, and then processing the first input signal and the second input signal. The second input signal is a time-delayed version of the first input signal and the processing of the first input signal and the second input signal generates a half-raised cosine signal.
摘要翻译：电路包括第一驱动器，第二驱动器和耦合到第一和第二驱动器的变压器。在操作中，第一驱动器从第一输入端口接收第一信号，第二驱动器从第二输入端口接收第一信号的时间延迟版本，并且变压器向输出端口提供输出信号。一种方法包括接收第一输入信号，接收第二输入信号，然后处理第一输入信号和第二输入信号。第二输入信号是第一输入信号的时间延迟版本，第一输入信号和第二输入信号的处理产生半升余弦信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式