专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07164307B2 Bias generator for body bias 有权
标题翻译：偏置发生器用于身体偏倚
公开(公告)号：US07164307B2
公开(公告)日：2007-01-16
申请号：US11038134
申请日：2005-01-21
申请人： James W. Tschanz , Stephen H. Tang , Victor Zia , Badarinath Kommandur , Siva G. Narendra , Vivek K. De
发明人： James W. Tschanz , Stephen H. Tang , Victor Zia , Badarinath Kommandur , Siva G. Narendra , Vivek K. De
IPC分类号： G05F1/10
CPC分类号： G05F3/205
摘要： A bias generator unit is provided that includes a central bias generator to provide a bias voltage, a local bias generator to receive the bias voltage and a reference voltage and to provide a forward body bias signal or a reverse body bias signal. The bias generator may include a charge pump to output (or provide) a reference voltage to a reference generator, which in turn provides reference signals to the central bias generator. As a result, the local bias generator may control the body bias signal provided by the local bias generator.
摘要翻译：提供偏置发生器单元，其包括中心偏置发生器以提供偏置电压，局部偏置发生器以接收偏置电压和参考电压，并提供正向偏置信号或反向偏置信号。偏置发生器可以包括电荷泵以将参考电压输出（或提供）到参考发生器，基准电压器又向中心偏置发生器提供参考信号。结果，本地偏置发生器可以控制由局部偏置发生器提供的体偏置信号。

2. 发明授权

US07236045B2 Bias generator for body bias 有权
标题翻译：偏置发生器用于身体偏倚
公开(公告)号：US07236045B2
公开(公告)日：2007-06-26
申请号：US11038394
申请日：2005-01-21
申请人： James W. Tschanz , Stephen H. Tang , Victor Zia , Badarinath Kommandur , Siva G. Narendra , Vivek K. De
发明人： James W. Tschanz , Stephen H. Tang , Victor Zia , Badarinath Kommandur , Siva G. Narendra , Vivek K. De
IPC分类号： G05F1/10
CPC分类号： G05F3/205
摘要： A bias generator is provided that includes a central bias generator to provide a first bias voltage and a local bias generator to receive the first bias voltage and to provide a second bias voltage. The central bias generator may include a replica bias generator circuit substantially corresponding to the local bias generator.
摘要翻译：提供偏置发生器，其包括中心偏置发生器以提供第一偏置电压和局部偏置发生器以接收第一偏置电压并提供第二偏置电压。中心偏置发生器可以包括基本上对应于局部偏置发生器的复制偏压发生器电路。

3. 发明授权

US07075180B2 Method and apparatus for applying body bias to integrated circuit die 失效
标题翻译：将体偏置施加到集成电路管芯的方法和装置
公开(公告)号：US07075180B2
公开(公告)日：2006-07-11
申请号：US10747805
申请日：2003-12-29
申请人： Siva G. Narendra , James W. Tschanz , Victor Zia , Badarinath Kommandur , Vivek K. De
发明人： Siva G. Narendra , James W. Tschanz , Victor Zia , Badarinath Kommandur , Vivek K. De
IPC分类号： H01L23/10 , H01L23/34
CPC分类号： H01L23/367 , H01L23/50 , H01L24/31 , H01L24/75 , H01L24/81 , H01L24/83 , H01L2224/16225 , H01L2224/73253 , H01L2224/75 , H01L2224/81801 , H01L2224/83801 , H01L2924/01005 , H01L2924/01015 , H01L2924/01023 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/15174 , H01L2924/15311 , H01L2924/16152
摘要： In some embodiments, a method includes providing an integrated circuit (IC) die in a package. The IC die may have a metal layer on a back surface of the IC die. The method may also include applying a bias signal to the IC die via the metal layer.
摘要翻译：在一些实施例中，一种方法包括在封装中提供集成电路（IC）裸片。 IC芯片可以在IC芯片的背面上具有金属层。该方法还可以包括经由金属层向IC管芯施加偏置信号。

4. 发明申请

US20100219516A1 Power management integrated circuit 有权
标题翻译：电源管理集成电路
公开(公告)号：US20100219516A1
公开(公告)日：2010-09-02
申请号：US12660305
申请日：2010-02-24
申请人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
发明人： Siva G. Narendra , James W. Tschanz , Howard A. Wilson , Donald S. Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek K. De , Shekhar Y. Borkar
IPC分类号： H01L23/495
CPC分类号： H01L25/0657 , H01L25/18 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2225/06513 , H01L2225/06527 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

5. 发明申请

US20100145895A1 COMPONENT RELIABILITY BUDGETING SYSTEM 有权
标题翻译：组件可靠性预算系统
公开(公告)号：US20100145895A1
公开(公告)日：2010-06-10
申请号：US12704789
申请日：2010-02-12
申请人： Siva G. Narendra , James W. Tschanz , Vivek K. De , Stephen H. Tang
发明人： Siva G. Narendra , James W. Tschanz , Vivek K. De , Stephen H. Tang
IPC分类号： G06F15/18 , G06F1/28 , G06F1/32 , G06N5/02
CPC分类号： G06F1/206 , Y02D10/16
摘要： A system may include acquisition of a supply voltage information representing past supply voltages supplied to an electrical component, acquisition of a temperature information representing past temperatures of the electrical component, and control of a performance characteristic of the electrical component based on the supply voltage information and the temperature information. Some embodiments may further include determination of a reliability margin based on the supply voltage information, the temperature information, and on a reliability specification of the electrical component, and change of the performance characteristic based on the reliability margin.
摘要翻译：系统可以包括获取表示提供给电气部件的过去电源电压的电源电压信息，基于电源电压信息获取表示电气部件的过去温度的温度信息和电气部件的性能特性的控制，以及温度信息。一些实施例还可以包括基于电源电压信息，温度信息以及电气部件的可靠性规格以及基于可靠性裕度的性能特性的改变来确定可靠性裕度。

6. 发明授权

US07376849B2 Method, apparatus and system of adjusting one or more performance-related parameters of a processor 有权
标题翻译：调整处理器的一个或多个性能相关参数的方法，装置和系统
公开(公告)号：US07376849B2
公开(公告)日：2008-05-20
申请号：US10879486
申请日：2004-06-30
申请人： James W. Tschanz , Stephen H. Tang , Siva G. Narendra , Vivek K. De
发明人： James W. Tschanz , Stephen H. Tang , Siva G. Narendra , Vivek K. De
IPC分类号： G06F1/00
CPC分类号： G06F1/324 , G06F1/206 , G06F1/3203 , G06F1/3296 , Y02D10/126 , Y02D10/172
摘要： Embodiments of the present invention provide a method, apparatus and system for dynamically adjusting one or more performance-related parameters of a processor core based on at least one operation parameter related to an operating condition of the processor core.
摘要翻译：本发明的实施例提供了一种用于基于与处理器核心的操作条件相关的至少一个操作参数来动态地调整处理器核心的一个或多个与性能有关的参数的方法，装置和系统。

7. 发明授权

US06744301B1 System using body-biased sleep transistors to reduce leakage power while minimizing performance penalties and noise 有权
标题翻译：系统使用身体偏置的睡眠晶体管来减少泄漏功率，同时最大限度地降低性能损失和噪音
公开(公告)号：US06744301B1
公开(公告)日：2004-06-01
申请号：US09707528
申请日：2000-11-07
申请人： James W. Tschanz , Yibin Ye , Siva G. Narendra , Vivek K. De
发明人： James W. Tschanz , Yibin Ye , Siva G. Narendra , Vivek K. De
IPC分类号： G05F302
CPC分类号： G05F3/205
摘要： A system and method to reduce leakage power while minimizing performance penalties and noise is disclosed. In accordance with one embodiment of the invention, the system includes at least one sleep transistor operatively coupleable between a system power supply and at least one circuit powered by the system power supply to control the application of power to the circuit. The sleep transistor is also operatively coupleable to receive a sleep control signal to turn the sleep transistor on and off. A body bias voltage generator is operatively coupleable to a body of the at least one sleep transistor to substantially reduce leakage current when the sleep transistor is non-operational or idle and to improve the operational characteristics of the sleep transistor when the transistor is operational by reducing the performance penalty of the sleep transistor and by reducing impact of noise on the circuit and other devices.
摘要翻译：公开了一种降低泄漏功率同时最小化性能损失和噪声的系统和方法。根据本发明的一个实施例，该系统包括至少一个休眠晶体管，其可操作地耦合在系统电源和由系统电源供电的至少一个电路之间，以控制对电路的功率的施加。休眠晶体管也可操作地耦合以接收睡眠控制信号以打开和关闭睡眠晶体管。身体偏置电压发生器可操作地耦合到至少一个睡眠晶体管的主体，以在休眠晶体管不可操作或空闲时基本上减少泄漏电流，并且当晶体管通过降低工作时改善睡眠晶体管的操作特性休眠晶体管的性能损失，并减少噪声对电路和其他器件的影响。

8. 发明授权

US07106128B2 Processor apparatus with body bias circuitry to delay thermal throttling 有权
公开(公告)号：US07106128B2
公开(公告)日：2006-09-12
申请号：US10982266
申请日：2004-11-03
申请人： James W. Tschanz , Stephen H. Tang , Siva G. Narendra , Vivek K. De
发明人： James W. Tschanz , Stephen H. Tang , Siva G. Narendra , Vivek K. De
IPC分类号： G05F1/10
CPC分类号： G06F1/206
摘要： Apparatuses and methods for delaying thermal throttling of processor devices by decreasing threshold voltages are disclosed.

9. 发明授权

US07015741B2 Adaptive body bias for clock skew compensation 失效
标题翻译：用于时钟偏移补偿的自适应体偏置
公开(公告)号：US07015741B2
公开(公告)日：2006-03-21
申请号：US10745029
申请日：2003-12-23
申请人： James W. Tschanz , Nasser Kurd , Siva G. Narendra , Javed Barkatullah , Vivek K. De
发明人： James W. Tschanz , Nasser Kurd , Siva G. Narendra , Javed Barkatullah , Vivek K. De
IPC分类号： G05F1/04 , H03K3/00
CPC分类号： H03L7/0812 , G06F1/10 , H03K5/1506 , H03K2005/00032
摘要： Transistor bodies are biased to modify delay in clock buffers.
摘要翻译：晶体管主体被偏置以修改时钟缓冲器中的延迟。

10. 发明授权

US06608513B2 Flip-flop circuit having dual-edge triggered pulse generator 有权
标题翻译：具有双边缘触发脉冲发生器的触发电路
公开(公告)号：US06608513B2
公开(公告)日：2003-08-19
申请号：US09820579
申请日：2001-03-28
申请人： James W. Tschanz , Siva G. Narendra , Vivek K. De
发明人： James W. Tschanz , Siva G. Narendra , Vivek K. De
IPC分类号： H03K312
CPC分类号： H03K3/356156 , H03K3/012 , H03K3/037
摘要： A pulse generator system includes a plurality of buffers at least two transmission gates. The inverters successively and input insert delays into an signal having a series of pulses, each pulse having first and second edges. The transmission gates are operatively coupled to the inverters. The first transmission gate selectively passes the input signal. The second transmission gape selectively passes inverted signal of the input signal.
摘要翻译：脉冲发生器系统包括多个缓冲器，至少两个传输门。反相器依次输入插入延迟到具有一系列脉冲的信号，每个脉冲具有第一和第二边缘。传输门可操作地耦合到逆变器。第一传输门选择性地传递输入信号。第二传输gape选择性地通过输入信号的反相信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式