专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明公开

KR1020110086405A 3차원 반도체 장치 및 그 제조 방법 有权
标题翻译：三维半导体存储器件及其制造方法
公开(公告)号：KR1020110086405A
公开(公告)日：2011-07-28
申请号：KR1020100006124
申请日：2010-01-22
申请人： 삼성전자주식회사
发明人： 황성민 , 김한수 , 조원석 , 장재훈
IPC分类号： H01L27/115 , H01L21/768
CPC分类号： H01L21/768 , H01L27/11575 , H01L27/11578 , H01L27/11582
摘要： PURPOSE: A 3D semiconductor device and a manufacturing method thereof are provided to easily form three-dimensionally arranged electrodes and wire structures for electrically connecting the three-dimensionally arranged electrodes. CONSTITUTION: A word line structure is formed on a substrate(10). The word line structure includes a first word line structure and a second word line structure. The first word line structure is made of first electrode patterns(175). The second word line structure is made of second electrode patterns(275). Channel structures penetrate the word line structure. The channel structures are two-dimensionally arranged on the substrate. Each channel structure comprises a first channel structure(150) and a second channel structure(250). A wiring structure includes lower plugs(P1) and lower wires(M1). The wiring structure is arranged on the word line structure.
摘要翻译：目的：提供一种三维半导体器件及其制造方法，用于容易地形成用于电连接三维布置的电极的三维布置的电极和线结构。构成：在基板（10）上形成字线结构。字线结构包括第一字线结构和第二字线结构。第一字线结构由第一电极图案（175）制成。第二字线结构由第二电极图案（275）制成。渠道结构穿透字线结构。通道结构被二维排列在基板上。每个通道结构包括第一通道结构（150）和第二通道结构（250）。布线结构包括下插头（P1）和下导线（M1）。布线结构布置在字线结构上。

52. 发明公开

KR1020080011974A 반도체 메모리 장치의 출력 구동회로 및 출력 구동방법 无效
标题翻译：半导体存储器件的输出电路及其驱动方法
公开(公告)号：KR1020080011974A
公开(公告)日：2008-02-11
申请号：KR1020060072802
申请日：2006-08-02
申请人： 삼성전자주식회사
发明人： 황성민 , 이중화
IPC分类号： G11C7/12
摘要： An output driving circuit of a semiconductor memory device and a method thereof are provided to reduce chip size of a semiconductor integrated circuit by using drains of pulldown transistors included a pulldown driver for a first memory device and source regions of field mitigation transistors connected to the pulldown transistors. A pullup driver(120) pulls up a potential of an output node in response to a pullup driving signal. A first pulldown driver(140) for a first memory device pulls down a potential of the output node in response to a first pulldown driving signal. A second pulldown driver(160) for a second memory device pulls down the potential of the output node in response to a second pulldown driving signal. The first memory device is operated by a first power supply voltage, and is operated by the second power supply voltage lower than the first power supply voltage.
摘要翻译：提供半导体存储器件的输出驱动电路及其方法，以通过使用下拉晶体管的漏极来减少半导体集成电路的芯片尺寸，所述下拉晶体管包括用于第一存储器件的下拉驱动器和连接到下拉的场缓冲晶体管的源极区域晶体管。上拉驱动器（120）响应于上拉驱动信号上拉输出节点的电位。用于第一存储器件的第一下拉驱动器（140）响应于第一下拉驱动信号而拉低输出节点的电位。用于第二存储器装置的第二下拉驱动器（160）响应于第二下拉驱动信号而拉低输出节点的电位。第一存储器件由第一电源电压操作，并且通过低于第一电源电压的第二电源电压来操作。

53. 发明公开

KR1020060085737A 모드 레지스터 세트의 신호를 이용하는 반도체 메모리장치의 승압소자 구동신호 발생회로 및 발생방법 失效
标题翻译：使用MRS信号的半导体存储器件中的泵浦元件驱动信号产生电路和方法
公开(公告)号：KR1020060085737A
公开(公告)日：2006-07-28
申请号：KR1020050006551
申请日：2005-01-25
申请人： 삼성전자주식회사
发明人： 황성민 , 경계현
IPC分类号： G11C5/14 , G11C7/20
CPC分类号： H02M3/07 , G11C5/145 , G11C7/1045 , G11C7/20
摘要： 모드 레지스터 세트의 신호를 이용하는 반도체 메모리 장치의 승압소자 구동신호 발생회로 및 발생방법가 게시된다. 본 발명의 승압소자 구동신호 발생회로는 예비 구동신호 발생부 및 레벨 쉬프트를 구비한다. 상기 예비 구동신호 발생부는 소정의 모드 셋팅 신호군에 응답하여, 예비 구동신호를 발생한다. 상기 모드 셋팅 신호군은 모드 레지스터 세트로부터 제공된다. 그리고, 레벨 쉬프트는 상기 예비 구동신호에 응답하여, 상기 승압소자 구동신호를 발생한다. 상기 승압소자 구동신호의 풀업 전압은, 상기 예비 구동신호의 풀업 전압에 대하여, 레벨 쉬프트된다. 본 발명의 승압소자 구동신호 발생회로에 의하면, 승압소자 구동신호의 활성시점은 모드 셋팅 신호군에 의하여 제어된다. 그러므로, 승압소자 구동신호는 승압전압이 안정화된 이후에 활성화하게 된다. 따라서, 본 발명의 승압소자 구동신호 발생회로를 적용하는 반도체 메모리 장치에서는, 승압 인버터의 출력신호가 입력단자에 인가되는 노말 인버터의 누설 전류는 현저히 감소하게 된다.
MRS, 승압전압, 누설전류, 반도체, 회로

54. 发明公开

KR1020060066203A 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치 失效
标题翻译：用于在半导体存储器件中产生色谱柱选择线信号的装置
公开(公告)号：KR1020060066203A
公开(公告)日：2006-06-16
申请号：KR1020040104713
申请日：2004-12-13
申请人： 삼성전자주식회사
发明人： 황성민 , 이재웅 , 강상석 , 신충선
IPC分类号： G11C8/10 , G11C7/00
CPC分类号： G11C7/1048 , G11C7/1012 , G11C7/1051 , G11C7/1066 , G11C7/1069 , G11C7/22 , G11C2207/002
摘要： 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치가 개시된다. 그러한 컬럼 선택선 신호 생성 장치는 데이터 억세스 명령이 라이트 명령에 연속되어 인가되는 경우에는 제1 동작 모드를 가지며, 상기 데이터 억세스 명령이 상기 라이트 명령에 연속되어 인가되지 않는 경우에는 제2 동작 모드를 가지며, 인에이블 신호가 입력된 경우에 제1,2 구간 제어신호에 응답하여 상기 제1,2 동작 모드에서 서로 다른 펄스 구간을 갖는 컬럼 선택선 신호를 생성하는 컬럼 선택선 신호 생성부와, 상기 제1 동작 모드에서는 상기 제1 구간 제어신호를 출력하고, 상기 제2 동작 모드에서는 상기 제1 구간 제어신호의 천이 시점과는 다른 상기 제2 구간 제어신호를 출력하는 구간 제어신호 생성부를 구비한다. 그리하여, 본 발명은 마지막 데이터가 메모리 셀에 쓰여지기 전에 상기 비트 라인의 프리챠지가 수행되는 문제를 감소하여 상기 메모리 셀에 마지막 데이터까지 손상되지 않고 쓰여질 수 있게 하는 효과가 있다.
컬럼 선택선 신호(CSL), tRDL, 프리챠지, 데이터 억세스 명령

55. 发明授权

KR102046504B1 수직형 반도체 소자의 패드 구조물 및 배선 구조물 有权
公开(公告)号：KR102046504B1
公开(公告)日：2019-11-19
申请号：KR1020130005317
申请日：2013-01-17
申请人： 삼성전자주식회사
发明人： 황성민 , 이영호 , 조성순 , 이운경
IPC分类号： H01L27/115 , H01L21/8247

56. 发明授权

KR101929785B1 반도체 소자 有权
公开(公告)号：KR101929785B1
公开(公告)日：2019-03-14
申请号：KR1020120001074
申请日：2012-01-04
申请人： 삼성전자주식회사
发明人： 심재주 , 김한수 , 이운경 , 임주영 , 황성민
IPC分类号： H01L21/8247 , H01L27/115

57. 发明公开

KR1020170054651A 수직형 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：垂直型存储器件及其制造方法
公开(公告)号：KR1020170054651A
公开(公告)日：2017-05-18
申请号：KR1020150157066
申请日：2015-11-10
申请人： 삼성전자주식회사
发明人： 윤장근 , 샤즈리앙 , 문안식 , 박세준 , 임준성 , 황성민
IPC分类号： H01L27/115
CPC分类号： H01L27/1157 , H01L23/5226 , H01L23/528 , H01L27/11565 , H01L27/11582
摘要： 수직형메모리장치는기판상면에수직한제1 방향으로연장된채널, 상기기판상면으로부터상기제1 방향으로연장되며상기채널보다큰 폭을갖는더미(dummy) 채널, 상기기판상에상기제1 방향을따라서로이격된복수개의층들에각각형성되어상기채널및 상기더미채널의외측벽들을둘러싸는복수개의게이트전극들, 및상기복수개의게이트전극들중에서최하층에형성된제1 게이트전극과상기기판상면사이에형성된지지패턴을포함할수 있으며, 상기채널및 상기더미채널은상기제1 게이트전극과상기기판사이에서서로접촉하여연결될수 있다.
摘要翻译：垂直存储器件包括在垂直于衬底的上表面的第一方向上延伸的沟道，从衬底的上表面沿第一方向延伸且宽度大于沟道的虚拟沟道，多个栅电极，形成在彼此间隔开的多个层上以包围沟道和虚设沟道的外壁，多个栅电极形成在形成在最下层上的第一栅电极和衬底的上表面之间，并且沟道和虚拟沟道可以在第一栅电极和衬底之间彼此接触地彼此连接。

58. 发明授权

KR101660483B1 반도체 소자 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101660483B1
公开(公告)日：2016-09-28
申请号：KR1020100048795
申请日：2010-05-25
申请人： 삼성전자주식회사
发明人： 황성민 , 김경훈 , 김한수 , 손병근 , 심재주 , 장재훈 , 조원석 , 조후성
IPC分类号： H01L27/10 , H01L21/70 , H01L27/115 , H01L21/8247
摘要： 반도체소자및 그제조방법이제공된다. 반도체소자는제1 도전형의도펀트로도핑된기판상에서로이격되어적층된게이트전극들을포함하는복수의적층구조체들 ,및한 쌍의적층구조체사이의기판내에서제1 방향으로연장하고, 제1 도전형의도펀트로도핑된픽업영역(pick-up region)을포함한다.
摘要翻译：提供了一种半导体器件及其制造方法。在所述第一多个层叠结构的之间的衬底中seoje第一方向延伸的半导体元件，并且通过在掺杂衬底与导电型包括一个层叠的栅极电极的掺杂剂，并且所述一对多层结构的，第一导电分隔开并且掺杂有这种掺杂剂的拾取区域。

59. 外观设计

KR3007340620000S 有权
公开(公告)号：KR3007340620000S
公开(公告)日：2014-03-17
申请号：KR3020130000801
申请日：2013-01-07
申请人： 삼성전자주식회사
设计人： 마커스 호가스 , 알렉스 드라이브 , 에드 로즈 , 리버티 펀즈 , 장재호 , 황성민

60. 外观设计

KR3007182420000S 有权
公开(公告)号：KR3007182420000S
公开(公告)日：2013-11-28
申请号：KR3020130000803
申请日：2013-01-07
申请人： 삼성전자주식회사
设计人： 마커스 호가스 , 알렉스 드라이브 , 에드 로즈 , 리버티 펀즈 , 장재호 , 황성민

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式