专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022245417A1 CIRCUITS AND GROUP III-NITRIDE TRANSISTORS WITH BURIED P-LAYERS AND CONTROLLED GATE VOLTAGES AND METHODS THEREOF 审中-公开
公开(公告)号：WO2022245417A1
公开(公告)日：2022-11-24
申请号：PCT/US2022/018489
申请日：2022-03-02
申请人： WOLFSPEED, INC.
发明人： SMITH, JR., Thomas J. , SRIRAM, Saptharishi
IPC分类号： H01L21/82 , H01L27/02 , H01L27/085
摘要： An apparatus for reducing lag includes a substrate; a group III-Nitride barrier layer; a source electrically coupled to the group III-Nitride barrier layer; a gate on the group III-Nitride barrier layer; a drain electrically coupled to the group III-Nitride barrier layer; a p-region being arranged at or below the group III-Nitride barrier layer; and a gate control circuit configured to control a gate voltage of the gate. Additionally, at least a portion of the p-region is arranged vertically below at least one of the following: the source, the gate, and an area between the gate and the drain.

2. 发明申请

WO2021160728A1 A MONOLITHIC MICROWAVE INTEGRATED CIRCUIT FRONT-END MODULE 审中-公开
公开(公告)号：WO2021160728A1
公开(公告)日：2021-08-19
申请号：PCT/EP2021/053310
申请日：2021-02-11
申请人： EPINOVATECH AB
发明人： OLSSON, Martin, Andreas
IPC分类号： H01L21/8258 , H01L27/06 , H03F3/195 , H01L27/085 , H03F3/24
摘要： There is provided a monolithic microwave integrated circuit, MMIC, front-end module (100) comprising: a gallium nitride structure (110) supported by a silicon substrate (120); a silicon-based transmit/receive switch (130) having a transmit mode and a receive mode; a transmit amplifier (112) configured to amplify an outgoing signal to be transmitted by said MMIC front-end module, wherein said transmit amplifier is electrically connected (132) to said transmit/receive switch, wherein said transmit amplifier comprises a gallium nitride high-electron-mobility transistor, HEMT, (114) formed in said gallium nitride structure; and a receive amplifier (113) configured to amplify an incoming signal received by said MMIC front-end module, wherein said receive amplifier is electrically connected (133) to said transmit/receive switch, wherein said receive amplifier comprises a gallium nitride HEMT (115) formed in said gallium nitride structure.

3. 发明申请

WO2021146596A1 CAPACITIVE CONTROL OF ELECTROSTATIC FIELD EFFECT OPTOELECTRONIC DEVICE 审中-公开
公开(公告)号：WO2021146596A1
公开(公告)日：2021-07-22
申请号：PCT/US2021/013695
申请日：2021-01-15
申请人： HARTENSVELD, Matthew , ZHANG, Jing
发明人： HARTENSVELD, Matthew , ZHANG, Jing
IPC分类号： H01L27/085 , H01L29/43 , H01L31/053 , H01L33/36 , H01S5/06 , H01L33/14 , H01L33/62
摘要： A method and device for electrostatically controlling charges in an electrostatic field effect optoelectronic device by modulating charges in at least one layer of the electrostatic field effect optoelectronic device by providing either a positive bias or a negative bias to a capacitively coupled plate of the electrostatic field effect optoelectronic device thereby adjusting the charge utilization efficiency of the device.

4. 发明申请

WO2019212410A1 INTEGRATED CIRCUIT LAYOUT CELL, INTEGRATED CIRCUIT LAYOUT ARRANGEMENT, AND METHODS OF FORMING THE SAME 审中-公开
公开(公告)号：WO2019212410A1
公开(公告)日：2019-11-07
申请号：PCT/SG2019/050239
申请日：2019-04-30
申请人： NANYANG TECHNOLOGICAL UNIVERSITY
发明人： CHONG, Kwen Siong , GWEE, Bah Hwee , HO, Weng Geng , LWIN, Ne Kyaw Zaw
IPC分类号： H01L21/71 , H01L21/8232 , H03K19/0948 , H01L27/085
摘要： Various embodiments may provide an integrated circuit layout cell. The integrated circuit layout cell may include a doped region of a first conductivity type, a doped region of a second conductivity type opposite of the first conductivity type, and a further doped region of the first conductivity type at least partially within the doped region of the second conductivity type, and continuous with the doped region of the first conductivity type. The integrated circuit cell may include a first transistor having a control terminal, a first controlled terminal, and a second controlled terminal. The first controlled terminal and the second controlled terminal of the first transistor may include terminal regions of the second conductivity type formed within the further doped region of the first conductivity type. The integrated circuit cell may also include a second transistor.

5. 发明申请

WO2018007711A1 DISPOSITIF CASCODE INTEGRE MONOLITHIQUEMENT 审中-公开
标题翻译：单片集成的CASCODE设备
公开(公告)号：WO2018007711A1
公开(公告)日：2018-01-11
申请号：PCT/FR2017/051638
申请日：2017-06-20
申请人： EXAGAN
发明人： LO VERDE, Domenico
IPC分类号： H01L21/8258 , H01L27/085 , H01L27/088 , H03K17/567
CPC分类号： H01L21/8258 , H01L27/085 , H01L27/0883 , H03K17/567
摘要： L'invention concerne un procédé de fabrication d'un dispositif hybride (500) comprenant un premier composant (200) en matériau semi-conducteur du groupe IV et un deuxième composant (300) en matériaux semi-conducteurs du groupe III-N. Le procédé est remarquable en ce qu'il comprend : a) La formation d'au moins un ilot (20) constituant une première couche utile (2) sur un substrat support (1); la première couche utile (2) et le substrat support (1) étant chacun en matériau du groupe IV; b) La formation d'une deuxième couche utile (3) en matériaux semi-conducteurs du groupe III-N sur le substrat support (1) et sur l'ilot (20); c) Le retrait d'une partie de la deuxième couche utile (3) pour exposer la première couche utile (2); d) L'élaboration du premier composant (200) dans et sur la première couche utile (2) et du deuxième composant (300) dans et sur la deuxième couche utile (3).
摘要翻译：
本发明涉及一种方法制造包括组IV的半导体材料的第一组件（200）和组III-N的半导体材料的第二组件（300）的混合器件（500）的方法。 d＆oacute的过程; 其特征在于它包括：a）在支撑基底（1）上形成构成第一有用层（2）的至少一个岛（20）; 所述第一有用层（2）和所述支撑基板（1）各自处于所述IV族材料中; b）在所述支撑衬底（1）上和所述岛（20）上形成III-N族半导体材料的第二有用层（3）; c）去除第二有用层（3）的一部分以暴露第一有用层（2）; d）在第二有用层（3）中和第二有用层（3）上的第一有用层（2）和第二部件（300）之中和之上制备第一部件（200）。

6. 发明申请

WO2013164499A1 DISPOSITIVO PARA LA DETECCIÓN DE BORDES Y MEJORA DE CALIDAD EN UNA IMAGEN 审中-公开
标题翻译：用于检测边缘并提高图像质量的设备
公开(公告)号：WO2013164499A1
公开(公告)日：2013-11-07
申请号：PCT/ES2013/000109
申请日：2013-05-03
申请人： UNIVERSIDAD DE SEVILLA , CONSEJO SUPERIOR DE INVESTIGACIONES CIENTÍFICAS (66%)
发明人： FERNÁNDEZ BERNI, Jorge , RODRÍGEZ VÁZQUEZ, Ángel , CARMONA GALÁN, Ricardo
IPC分类号： G06T7/60 , H01L27/085
CPC分类号： G06K9/4604 , G06K9/00973 , G06K9/56 , G06T1/20 , G06T5/00 , G06T5/003 , G06T7/13 , G06T2200/28 , G06T2207/20024 , H04N5/378
摘要： Dispositivo para la detección de bordes y mejora de calidad en una imagen que comprende una agrupación de celdas elementales de procesamiento idénticas e interconectadas localmente. Cada celda de procesamiento se caracteriza a su vez por un comparador que lleva a cabo en paralelo la comparación de cada par de pixeles vecinos. La tensión umbral que establece la diferencia de tensión entre pixeles considerados parte de un borde se determina mediante un ajuste temporal de una señal de control. Este ajuste, junto con el de la señal de control de filtrado, también de carácter temporal, son los únicos necesarios para configurar el procesamiento deseado. No se requieren señales analógicas externas de control por lo que se facilita la programación del hardware por el dispositivo que se utilice y se reduce el número de convertidores digital/analógico del sistema final.
摘要翻译：本发明涉及一种用于检测边缘并提高图像质量的装置，其包括一组相同和局部互连的元素处理器单元。每个处理器单元的特征在于比较器，并行地比较每对相邻像素。确定被认为是边缘的一部分的像素之间的电压差的阈值电压由控制信号的时间调整决定。为了配置所需的处理，所述调整与滤波控制信号的调整也是及时的。不需要外部模拟控制信号，因此可以使用所使用的设备更容易地对硬件进行编程，并减少最终系统中数模转换器的数量。

7. 发明申请

WO2013097573A1 半导体器件的制作方法审中-公开
公开(公告)号：WO2013097573A1
公开(公告)日：2013-07-04
申请号：PCT/CN2012/085396
申请日：2012-11-28
申请人：无锡华润上华半导体有限公司
发明人：吴孝嘉 , 房世林 , 罗泽煌 , 陈正培 , 章舒 , 何延强
IPC分类号： H01L21/82 , H01L27/085
CPC分类号： H01L21/823412 , H01L21/823456 , H01L21/8238 , H01L21/823807 , H01L21/82385 , H01L27/0922
摘要：本发明公开了一种半导体器件的制作方法。本发明涉及半导体制造领域，解决了现有技术中LDMOS漂移区氧化层边缘硅容易裸露导致LDMOS器件击穿的问题。本发明实施例提供的方案为：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括LDMOS区和CMOS区；在所述半导体衬底上形成牺牲氧化层；去除所述牺牲氧化层；在经过牺牲氧化处理的所述半导体衬底上形成掩蔽层；利用所述掩蔽层作为掩膜，形成所述LDMOS的漂移区，然后在所述漂移区上方形成漂移区氧化层；去除所述掩蔽层。本发明实施例适用于BCD工艺等。

8. 发明申请

WO2012170139A1 POLYGON SHAPED POWER AMPLIFIER CHIPS 审中-公开
标题翻译： POLYGON形状功率放大器芯片
公开(公告)号：WO2012170139A1
公开(公告)日：2012-12-13
申请号：PCT/US2012/036984
申请日：2012-05-09
申请人： RAYTHEON COMPANY , HEAD, Paul, M. , BORKOWSKI, Michael, T. , HALLOCK, Robert, B.
发明人： HEAD, Paul, M. , BORKOWSKI, Michael, T. , HALLOCK, Robert, B.
IPC分类号： H01L27/02 , H01L27/06 , H01L27/085
CPC分类号： H01L27/0207 , H01L27/0605 , H01L27/085
摘要： A semiconductor structure having: a wafer; and a plurality of chips disposed on the wafer, each one of the chips having a linear array of a plurality of transistors (24), the linear array being at an oblique angle with respect to grid lines in the wafer separating the chips. Each one of the transistors has a plurality of parallel control electrodes extending longitudinally along an axis perpendicular to the axis along which the plurality of transistors is distributed. A matching circuit (IMN, ISMN, OMN) is disposed on the integrated circuit chip between a corner (33, 34) of the integrated circuit chip and the plurality of transistors.
摘要翻译：一种半导体结构，具有：晶片; 以及设置在所述晶片上的多个芯片，所述芯片中的每一个具有多个晶体管（24）的线性阵列，所述线性阵列相对于分离所述芯片的晶片中的网格线成倾斜角。晶体管中的每一个具有沿垂直于多个晶体管分布的轴线的轴纵向延伸的多个平行控制电极。在集成电路芯片的角部（33,34）和多个晶体管之间的集成电路芯片上设置有匹配电路（IMN，ISMN，OMN）。

9. 发明申请

WO2011127568A1 HIGH DENSITY GALLIUM NITRIDE DEVICES USING ISLAND TOPOLOGY 审中-公开
标题翻译：高密度GALLIUM NITRIDE设备使用岛屿拓扑学
公开(公告)号：WO2011127568A1
公开(公告)日：2011-10-20
申请号：PCT/CA2011000396
申请日：2011-04-13
申请人： GAN SYSTEMS INC , ROBERTS JOHN , MIZAN AHMAD , PATTERSON GIRVAN , KLOWAK GREG
发明人： ROBERTS JOHN , MIZAN AHMAD , PATTERSON GIRVAN , KLOWAK GREG
IPC分类号： H01L23/48 , H01L23/485 , H01L27/085
CPC分类号： H01L29/42316 , H01L24/05 , H01L24/13 , H01L27/0605 , H01L27/0629 , H01L27/085 , H01L29/2003 , H01L29/402 , H01L29/41725 , H01L2224/0401 , H01L2224/05572 , H01L2224/05644 , H01L2224/13144 , H01L2924/00014 , H01L2924/0002 , H01L2924/1305 , H01L2924/13055 , H01L2924/13062 , H01L2924/13091 , H01L2924/00 , H01L2224/05552
摘要： A Gallium Nitride (GaN) series of devices - transistors and diodes are disclosed - that have greatly superior current handling ability per unit area than previously described GaN devices. The improvement is due to improved layout topology. The devices also include a simpler and superior flip chip connection scheme and a means to reduce the thermal resistance. A simplified fabrication process is disclosed and the layout scheme which uses island electrodes rather than finger electrodes is shown to increase the active area density by two to five times that of conventional interdigitated structures. Ultra low on resistance transistors and very low loss diodes can be built using the island topology. Specifically, the present disclosure provides a means to enhance cost/effective performance of all lateral GaN structures.
摘要翻译：公开了一种氮化镓（GaN）系列器件 - 晶体管和二极管，其具有比先前描述的GaN器件具有非常优异的每单位面积的电流处理能力。改进是由于布局拓扑的改进。这些器件还包括一个更简单和更好的倒装芯片连接方案和降低热阻的手段。公开了简化的制造工艺，并且示出了使用岛电极而不是手指电极的布局方案来增加有效面积密度是常规叉指结构的两到五倍。可以使用岛拓扑构建超低导通电阻晶体管和非常低的损耗二极管。具体地，本公开提供了增强所有横向GaN结构的成本/有效性能的手段。

10. 发明申请

WO2011107161A1 RESISTANCE COMPONENT 审中-公开
标题翻译：电阻元件
公开(公告)号：WO2011107161A1
公开(公告)日：2011-09-09
申请号：PCT/EP2010/052857
申请日：2010-03-05
申请人： EPCOS AG , VAN DEN OEVER, Léon C. M. , BALM, Bart , BOUWMAN, Jeroen
发明人： VAN DEN OEVER, Léon C. M. , BALM, Bart , BOUWMAN, Jeroen
IPC分类号： H01L27/085 , G05F1/56
CPC分类号： H01L27/085 , H01L27/0802
摘要： A resistance component comprises a multitude of pHEMTs (10, 20, 30, 40, 50, 60, 70, 80) which are connected in series.
摘要翻译：电阻分量包括串联连接的大量pHEMT（10,20,30,40,50,60,70,80）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式