专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2007054757A1 A METHOD FOR MANAGING UNDER-RUN AND A DEVICE HAVING UNDER-RUN MANAGEMENT CAPABILITIES 审中-公开
标题翻译：管理不足的方法和具有不足管理能力的设备
公开(公告)号：WO2007054757A1
公开(公告)日：2007-05-18
申请号：PCT/IB2005/053680
申请日：2005-11-09
申请人： FREESCALE SEMICONDUCTOR, INC. , GLICKMAN, Eran , ALANKRY, Yaron , KATZ, Adi
发明人： GLICKMAN, Eran , ALANKRY, Yaron , KATZ, Adi
IPC分类号： H04Q11/04
CPC分类号： H04Q11/0421 , H04Q2213/13103 , H04Q2213/13106 , H04Q2213/13166 , H04Q2213/13292 , H04Q2213/1331 , H04Q2213/13349
摘要： A device (10) having under-run management capabilities and to a method (200) for managing under-runs . The method (200) includes providing (230), to a memory unit, channel information from multiple channels; allocating (240) time slots for communication channel transmissions; the method is characterized by including: sending (250), during a time slot allocated for a transmission of channel information from an enabled communication channel, to the shift register channel information of an enabled communication channel, serially outputting the received channel information from the shift register towards a communication line while serially replacing (255) the outputted channel information by a predefined content such that the shift register stores a communication channel disable code when an under-run occurs; defining (260) a communication channel as a disabled communication channel once the under-run occurs; and transmitting (270), during a time slot allocated to a disabled communication channel, idle signals to the communication line.
摘要翻译：具有欠运行管理能力的装置（10）和用于管理欠运行的方法（200）。方法（200）包括向存储器单元提供来自多个信道的信道信息（230）; 分配（240）时隙用于通信信道传输; 该方法的特征在于包括：在分配用于从启用通信信道发送信道信息的时隙期间发送（250）到启用通信信道的移位寄存器信道信息，从所述移位中串行输出接收到的信道信息注册到通信线路，同时以预定义的内容串行地替换输出的信道信息（255），使得移位寄存器在发生欠运行时存储通信信道禁用代码; 一旦发生欠运行，将通信频道定义（260）为禁用的通信信道; 以及在分配给禁用的通信信道的时隙期间发送（270）到所述通信线路的空闲信号。

2. 发明申请

WO0219582A3 TECHNIQUES AND ARCHITECTURES FOR IMPLEMENTING A DATA SKEW EQUALIZER 审中-公开
标题翻译：实施数据仓库均衡器的技术和架构
公开(公告)号：WO0219582A3
公开(公告)日：2003-03-06
申请号：PCT/US0127037
申请日：2001-08-30
申请人： CIENA CORP
发明人： ADAM JOEL F , ENGELKEMIER DARRER
IPC分类号： H04J3/06 , H04L12/54 , H04L12/801 , H04L12/815 , H04L12/835 , H04L12/861 , H04L12/863 , H04Q11/04 , H04Q11/00
CPC分类号： H04L47/6255 , H04J3/0602 , H04J3/062 , H04J2203/0025 , H04J2203/0098 , H04L47/10 , H04L47/17 , H04L47/22 , H04L47/29 , H04L47/30 , H04L47/50 , H04L49/90 , H04L49/9078 , H04Q11/0478 , H04Q2213/1302 , H04Q2213/1304 , H04Q2213/13103 , H04Q2213/13213 , H04Q2213/13295 , H04Q2213/1331 , H04Q2213/1336
摘要： Consistent with the present invention, programmable input and output buffers are provided on each port of each stage of a distributed system in order to reduce data skew and preserve data synchronization. The programmable buffers provide the ability to add delay to data paths having less skew to compensate or match the skew associated with data paths having greater skew. Accordingly, the programmable buffers can equalize data skew and preserve data synchronization at each stage in the distributed system. As a result, individual stages can be placed farther apart, thereby facilitating larger distributed systems.
摘要翻译：根据本发明，在分布式系统的每个级的每个端口上提供可编程输入和输出缓冲器，以便减少数据偏移并保持数据同步。可编程缓冲器提供对具有较少偏斜的数据路径添加延迟以补偿或匹配与具有较大偏斜的数据路径相关联的偏斜的能力。因此，可编程缓冲器可以均衡数据偏移并保持分布式系统中每个阶段的数据同步。因此，各个阶段可以放置得更远，从而便于更大的分布式系统。

3. 发明申请

WO00033588A1 METHOD FOR RAMPING UP AN INTERFACE, E.G. A V5.2 INTERFACE 审中-公开
标题翻译： METHOD FOR POWER UP中间的接口，例如一个V5.2接口
公开(公告)号：WO00033588A1
公开(公告)日：2000-06-08
申请号：PCT/DE1999/003513
申请日：1999-11-03
IPC分类号： H04Q3/58 , H04Q11/04
CPC分类号： H04Q3/58 , H04Q11/0414 , H04Q2213/13056 , H04Q2213/1309 , H04Q2213/13103 , H04Q2213/13109 , H04Q2213/1316 , H04Q2213/13166 , H04Q2213/13167 , H04Q2213/13176 , H04Q2213/13204 , H04Q2213/13209 , H04Q2213/13292 , H04Q2213/1331 , H04Q2213/1336 , H04Q2213/1337 , H04Q2213/1338 , H04Q2213/13383 , H04Q2213/13386 , H04Q2213/13389 , H04Q2213/1339 , H04Q2213/13391 , H04Q2213/13392
摘要： The invention relates to a method for ramping up an interface that is arranged between two elements in a telecommunication network comprising a number of communication channels that are used to exchange communication data in order to manage said interface. At least one of the channels is allocated to a first protection group and communication data is exchanged via communication pathways, whereby a number of predetermined communication pathways are grouped together to form a first communication pathway group assigned to the first protection group and a primary communication path is set up in the communication channel of the first protection group. The communication path group of the first protection group is then assigned to the communication channel containing the first communication path on the basis of protective switching messages exchanged via the primary communication path and the communication paths of the first protection group are released for the exchange of communication data.
摘要翻译：启动一个电信网络的中间接口与多个通信信道的建立两者之间的网络元件用于交换通信信息用于管理所述中间接口，其中第一保护组的通信信道中的至少一个被分配，并且通过通信路径进行的通信信息的交换，其特征在于，多个预定通信信道汇总在一个单独的，第一保护相关联Kommunikationsweggruppe，在第一保护组的通信信道组是一个主要建立通信路径; 然后Kommunikationsweggruppe所述第一保护基团被分配给包含所述通信信道的主通信路径由于安全开关，其经由所述主通信路径交换的消息; 和ersten4Sicherungsgruppe的通信路径被释放用于交换通信信息。

4. 发明申请

WO02019582A2 TECHNIQUES AND ARCHITECTURES FOR IMPLEMENTING A DATA SKEW EQUALIZER FOR DATA ALIGNMENT IN A DISTRIBUTED SYSTEM 审中-公开
标题翻译：用于在分布式系统中实现数据对齐的数据挖掘平衡器的技术和架构
公开(公告)号：WO02019582A2
公开(公告)日：2002-03-07
申请号：PCT/US2001/027037
申请日：2001-08-30
IPC分类号： H04J3/06 , H04L12/54 , H04L12/801 , H04L12/815 , H04L12/835 , H04L12/861 , H04L12/863 , H04Q11/04 , H04J
CPC分类号： H04L47/6255 , H04J3/0602 , H04J3/062 , H04J2203/0025 , H04J2203/0098 , H04L47/10 , H04L47/17 , H04L47/22 , H04L47/29 , H04L47/30 , H04L47/50 , H04L49/90 , H04L49/9078 , H04Q11/0478 , H04Q2213/1302 , H04Q2213/1304 , H04Q2213/13103 , H04Q2213/13213 , H04Q2213/13295 , H04Q2213/1331 , H04Q2213/1336
摘要： Consistent with the present invention, programmable input and output buffers are provided on each port of each stage of a distributed system in order to reduce data skew and preserve data synchronization. The programmable buffers provide the ability to add delay to data paths having less skew to compensate or match the skew associated with data paths having greater skew. Accordingly, the programmable buffers can equalize data skew and preserve data synchronization at each stage in the distributed system. As a result, individual stages can be placed farther apart, thereby facilitating larger distributed systems.
摘要翻译：根据本发明，在分布式系统的每个级的每个端口上提供可编程输入和输出缓冲器，以便减少数据偏移并保持数据同步。可编程缓冲器提供对具有较少偏斜的数据路径添加延迟以补偿或匹配与具有较大偏斜的数据路径相关联的偏斜的能力。因此，可编程缓冲器可以均衡数据偏移并保持分布式系统中每个阶段的数据同步。因此，各个阶段可以放置得更远，从而便于更大的分布式系统。

5. 发明申请

WO00035161A1 CHANNEL CHECK TEST SYSTEM 审中-公开
标题翻译：通道检查测试系统
公开(公告)号：WO00035161A1
公开(公告)日：2000-06-15
申请号：PCT/JP1999/006771
申请日：1999-12-02
IPC分类号： H04M3/26 , H04B14/04 , H04L1/24 , H04L12/26 , H04M3/00 , H04M3/24 , H04Q11/04 , H04L29/02 , H04J3/14
CPC分类号： H04L1/24 , H04B14/048 , H04L43/50 , H04M3/00 , H04M3/244 , H04Q11/04 , H04Q2213/13034 , H04Q2213/1316 , H04Q2213/13166 , H04Q2213/13213 , H04Q2213/13216 , H04Q2213/1331 , H04Q2213/1332 , H04Q2213/13322
摘要： When the setting of the compression/expansion rules of an encoder or decoder contains an error, it causes a problem that even when it should be judged that a channel is electrically connected, a misjudgement is made. A channel check test system comprises a transmission-side DCME for inserting a nonlinearly-quantized input test pattern into a channel to be tested and a reception-side DCME having an adder for adding an offset value to the output value or a linear converter, a code extractor for extracting a code from the output signal of the adder, a delay unit for delaying the extracted code, an exclusive-OR circuit for performing an exclusive-OR operation of the extracted code and the output signal of the delay unit, a counter for counting the number of events that the output value agrees with a predetermined value, and a comparator for comparing the count with a threshold and outputting the result of the comparison. Thus it is possible to check the electrical connection of a channel under test, including the check of an error of the setting of the PCM compression/expansion rules in either the transmission-side DCME or the reception-side DCME.
摘要翻译：当编码器或解码器的压缩/扩展规则的设置包含错误时，会引起一个问题，即使当判断一个通道电连接时，就会产生误判。信道检查测试系统包括用于将非线性量化的输入测试模式插入待测试的信道的发送侧DCME和具有用于将偏移值与输出值相加的加法器的接收侧DCME或线性转换器，用于从加法器的输出信号中提取代码的代码提取器，用于延迟所提取的代码的延迟单元，用于执行提取的代码的异或运算的异或电路和延迟单元的输出信号;计数器用于对输出值与预定值一致的事件数进行计数，以及用于将计数与阈值进行比较并输出比较结果的比较器。因此，可以检查被测信道的电连接，包括在发送侧DCME或接收方DCME中检查PCM压缩/扩展规则的设置的错误。

6. 发明申请

WO01045454A2 DEVICE AND METHOD FOR COMPENSATING DATA RUN TIMES 审中-公开
标题翻译：装置和方法来平衡数据处理时代
公开(公告)号：WO01045454A2
公开(公告)日：2001-06-21
申请号：PCT/DE2000/004461
申请日：2000-12-14
IPC分类号： H04J3/06 , H04Q11/04
CPC分类号： H04J3/0605 , H04J3/0626 , H04J3/0685 , H04J2203/0089 , H04Q11/04 , H04Q2213/13036 , H04Q2213/13103 , H04Q2213/13292 , H04Q2213/1331 , H04Q2213/1336 , H04Q2213/13367
摘要： The invention relates to a device and a method for compensating data run times. The invention provides a plurality of series/parallel converters (2), a plurality of data word synchronisation units (3), a plurality of storage devices (4) and a plurality of parallel/series converters (5) for simultaneously reading out the data that is stored in the plurality of storage devices (4). Data run times are compensated, especially by inserting or rejecting at least one predetermined code word into/from the plurality of data streams.
摘要翻译：本发明涉及一种装置和方法，用于均衡数据运行时与多个串行/并行转换器（2），多个数据字同步单元（3），多个存储装置（4）和多个并行/串行转换器（5）存储的数据，用于同时读出所述多个存储设备（4）的。具体地，通过插入或在多个数据流中丢弃的至少一个预定的口令，以获得数据的运行时间的补偿。

7. 发明申请

WO9814015A2 A METHOD AND APPARATUS FOR HAVING MULTIPLE VIRTUAL PATHS IN ONE SERIAL I/O CONTROLLER CHANNEL 审中-公开
标题翻译：在一个串行I / O控制通道中具有多个虚拟数据的方法和装置
公开(公告)号：WO9814015A2
公开(公告)日：1998-04-02
申请号：PCT/US9717165
申请日：1997-09-24
申请人： CIRRUS LOGIC INC
发明人： LEGER GEARY , CARPENTER PETER , TANG TONG
IPC分类号： H04Q11/04 , H04Q
CPC分类号： H04Q11/0428 , H04Q2213/13003 , H04Q2213/13034 , H04Q2213/13036 , H04Q2213/13103 , H04Q2213/13106 , H04Q2213/13174 , H04Q2213/13199 , H04Q2213/13202 , H04Q2213/13204 , H04Q2213/13209 , H04Q2213/13214 , H04Q2213/13216 , H04Q2213/13224 , H04Q2213/13299 , H04Q2213/1331 , H04Q2213/1332 , H04Q2213/13322 , H04Q2213/13399
摘要： A computer system coupled to a network is disclosed which provides multiple paths for each serial input/output connection. In the receive mode, the current invention separates serial data frames which are composed of sub-functions/channels into sub-function data streams. The sub-function data streams can then be transferred out one at a time. In the transmit mode, the current invention forms data load patterns from the sub-function data streams. Each data load pattern is formed by selecting the appropriate binary bits from the sub-function data streams and arranging the binary bits selected in the sequence desired. The binary bits of each data load pattern are transmitted serially.
摘要翻译：公开了耦合到网络的计算机系统，其为每个串行输入/输出连接提供多个路径。在接收模式中，本发明将由子功能/信道组成的串行数据帧分离成子功能数据流。然后可以一次一个地传送子功能数据流。在发送模式中，本发明从子功能数据流中形成数据负载模式。通过从子功能数据流中选择合适的二进制位并排列按期望的顺序选择的二进制位来形成每个数据负载模式。每个数据负载模式的二进制位串行发送。

8. 发明申请

WO2016184641A1 VERFAHREN UND VORRICHTUNG ZUR SENSORSYNCHRONISIERUNG 审中-公开
标题翻译：方法和装置传感器SYNC
公开(公告)号：WO2016184641A1
公开(公告)日：2016-11-24
申请号：PCT/EP2016/059060
申请日：2016-04-22
申请人： ROBERT BOSCH GMBH
发明人： CVEJANOVIC, Dorde , HAYEK, Jan
IPC分类号： H04Q9/04
CPC分类号： H04Q9/04 , G04F1/005 , H04Q2209/845 , H04Q2213/13213 , H04Q2213/1331
摘要： Die Erfindung geht aus von einem Verfahren zur Sensorsynchronisierung, bei welcher die Latenz bestimmt wird und wenigstens ein erster Messwerte eines ersten Sensors (30) synchron zu einem zweiten Messwert eines zweiten Sensors (40) ausgegeben wird. Der Kern des erfindungsgemäßen Verfahrens besteht darin, dass eine erste Datenrate des ersten Sensors (30) und eine zweiten Datenrate des zweiten Sensors (40) erfasst werden, wobei die erste Datenrate zur zweiten Datenrate im Verhältnis von 2 n steht, wobei n ein Element aus der Menge der natürlichen Zahlen N 0 ist. Zudem wird ein zentraler Timer (50) gestartet. Des Weiteren werden ein erster Countdown-Timer ausgehend vom zentralen Timer (50) und in Abhängigkeit der ersten Datenrate und ein zweiter Countdown-Timer ausgehend vom zentralen Timer und in Abhängigkeit der zweiten Datenrate erzeugt. Der erste Countdown-Timer und ebenso der zweite Countdown-Timer werden periodisch gestartet. Der erste Countdown-Timer wird für den ersten Sensor (30) und der zweite Countdown-Timer wird für den zweiten Sensor (40) bereitgestellt, wobei der erste Sensor (30) spätestens mit seiner Messung beginnt, wenn die erste Latenz gleich dem Wert des ersten Countdown-Timers ist, und wobei der zweite Sensor (40) spätestens mit seiner Messung beginnt, wenn die zweite Latenz gleich dem Wert des zweiten Countdown-Timers ist. Die Erfindung betrifft auch eine Vorrichtung zur Sensorsynchronisierung.
摘要翻译：本发明涉及一种用于同步传感器，其中所述等待时间被确定的方法，和第一传感器（30）中的至少一个第一测量值是在同步输出与第二传感器（40）的第二测量值。本发明的方法的核心在于，所述第一传感器（30）和所述第二传感器（40）的第二数据速率的第一数据速率被检测到，其特征在于，所述第一数据速率是在2N的比值，所述第二数据速率，其中n为一个元件与设置自然数N0的。此外，中央计时器（50）被启动。此外，第一倒数计时器，在开始从中央开始计时器，并且响应于从所述中央计时器（50），并且响应于所述第一数据速率和第二倒数计时器所述第二数据速率生成。第一个倒数计时器以及第二倒数计时器将定期启动。第一倒数计时器是用于第一传感器（30），和用于提供所述第二传感器（40），所述第二倒数计时器，其中，所述第一传感器（30）在最新的开始其测量时，所述第一等待时间等于的值是第一倒数计时器，并且其中，所述第二传感器（40）开始于最新的与它的测量，如果所述第二等待时间等于所述第二倒数计时器的值。本发明还涉及用于同步传感器的装置。

9. 发明申请

WO2012003890A1 SWITCHING NODE WITH LOAD BALANCING OF BURSTS OF PACKETS 审中-公开
标题翻译：用包装袋的负载平衡切换节点
公开(公告)号：WO2012003890A1
公开(公告)日：2012-01-12
申请号：PCT/EP2010/062367
申请日：2010-08-25
申请人： TELEFONAKTIEBOLAGET L M ERICSSON (PUBL) , TESTA, Patrizia , GERMONI, Angelo , LISTANTI, Marco
发明人： TESTA, Patrizia , GERMONI, Angelo , LISTANTI, Marco
IPC分类号： H04L12/56 , H04Q11/00
CPC分类号： H04L47/70 , H04J14/0212 , H04J14/0282 , H04J14/0283 , H04J14/0286 , H04L47/10 , H04L47/125 , H04Q2213/13106 , H04Q2213/13164 , H04Q2213/13166 , H04Q2213/1331 , H04Q2213/13389
摘要： A packet switching node is coupled by links to other nodes of a network, and receives and assembles (74) packets belonging to a specified packet flow, into bursts of packets with a burst control packet indicating a sequence of the burst in the flow. The node determines (78) whether to distribute the flow across several links. If so, the bursts are then forwarded (80) for switching to the output ports (160) of the selected links. Distributing the flow over multiple links can enable more flexible and efficient filling of allocated bandwidth on links, as traffic increases. To reduce the risk of losing the order of packets the sequence of the bursts is indicated for use in reordering at intermediate nodes during transmission through the network.
摘要翻译：分组交换节点通过链路耦合到网络的其他节点，并且将属于指定分组流的分组接收并组装（74）分组的分组，其中突发控制分组指示流中的突发的序列。节点确定（78）是否将流量分布在多个链路上。如果是，则突发脉冲被转发（80）以切换到所选链路的输出端口（160）。随着流量的增加，分布在多个链路上的流可以使链路上分配的带宽更灵活和高效地填充。为了降低分组丢失的风险，在通过网络的传输过程中，突发的序列被指示用于中间节点的重新排序。

10. 发明申请

WO0145454A3 DEVICE AND METHOD FOR COMPENSATING DATA RUN TIMES 审中-公开
标题翻译：用于比较数据时间的装置和方法
公开(公告)号：WO0145454A3
公开(公告)日：2001-12-06
申请号：PCT/DE0004461
申请日：2000-12-14
申请人： SIEMENS AG , WENK CHRISTIAN
发明人： WENK CHRISTIAN
IPC分类号： H04J3/06 , H04Q11/04
CPC分类号： H04J3/0605 , H04J3/0626 , H04J3/0685 , H04J2203/0089 , H04Q11/04 , H04Q2213/13036 , H04Q2213/13103 , H04Q2213/13292 , H04Q2213/1331 , H04Q2213/1336 , H04Q2213/13367
摘要： The invention relates to a device and a method for compensating data run times. The invention provides a plurality of series/parallel converters (2), a plurality of data word synchronisation units (3), a plurality of storage devices (4) and a plurality of parallel/series converters (5) for simultaneously reading out the data that is stored in the plurality of storage devices (4). Data run times are compensated, especially by inserting or rejecting at least one predetermined code word into/from the plurality of data streams.
摘要翻译：本发明涉及一种装置和方法，用于均衡数据运行时与多个串行/并行转换器（2），多个数据字同步单元（3），多个存储装置（4）和多个并行/串行转换器（5）用于同时读取存储在所述多个存储装置（4）中的数据。特别地，在多个数据流中插入或丢弃至少一个预定密码导致数据传送时间的补偿。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式