专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2015038416A1 ULTRA LOW POWER INTERFACE USING ADAPTIVE SUCCESSIVE APPROXIMATION REGISTER 审中-公开
标题翻译：超低功耗接口使用自适应后续近似寄存器
公开(公告)号：WO2015038416A1
公开(公告)日：2015-03-19
申请号：PCT/US2014/054196
申请日：2014-09-05
申请人： MEDTRONIC, INC.
发明人： SHEN, Xiaonan , ROBERTS, Jonathan P.
IPC分类号： H03M1/46 , A61B5/00
CPC分类号： H03M1/007 , A61B5/0031 , A61B5/0215 , A61B5/042 , A61B5/0428 , A61B5/0476 , A61B5/0488 , A61B5/0538 , A61B5/1118 , A61B2560/0209 , H03M1/12 , H03M1/462
摘要： A medical device configured to convert an analog signal using an adaptable bit number. The medical device includes an analog-to-digital (A/D) converter for receiving an analog signal. The A/D converter has a full scale range and a total number of bits spanning the full scale range. The A/D converter converts the analog signal to a digital signal over conversion cycles using an adaptable bit number so that on at least a portion of the conversion cycles an adapted number of bits spanning a portion of the full scale range less than the total number of bits is used by the A/D converter to convert the analog signal.
摘要翻译：一种被配置为使用可适应位数转换模拟信号的医疗设备。医疗设备包括用于接收模拟信号的模数（A / D）转换器。 A / D转换器具有满量程范围，并且跨越满量程范围的总位数。 A / D转换器通过转换周期使用适应位数将模拟信号转换成数字信号，使得在至少一部分转换周期中，跨越满刻度范围的一部分的适配数量小于总数的比特由A / D转换器用于转换模拟信号。

2. 发明申请

WO03049293A9 FLOATING GATE DIGITAL-TO-ANALOG CONVERTER 审中-公开
标题翻译：浮动门数字到模拟转换器
公开(公告)号：WO03049293A9
公开(公告)日：2005-03-31
申请号：PCT/US0238691
申请日：2002-12-02
申请人： SECOND SIGHT LLC
发明人： RONGCHING DAI , LITTLE JAMES S , KEA-TRONG TANG
IPC分类号： H03M1/10 , H03M1/70 , H03M1/74 , H03M1/66
CPC分类号： H03M1/1061 , H03M1/007 , H03M1/662 , H03M1/70 , H03M1/742 , H03M1/745
摘要： The present invention provides a DAC constructed from a series of floating gate devices (14) which are programmable to a series of predetermined values. Addressing one or more of the programming the floating gate devices, can provide a different variety of analog outputs. For example, the floating gate devices can be preprogrammed (24) to a different range of outputs matching a range of perceptible signals.
摘要翻译：本发明提供一种由一系列浮动栅极器件（14）构成的DAC，其可编程成一系列预定值。寻址一个或多个编程的浮动栅极器件，可以提供不同种类的模拟输出。例如，浮动栅极器件可以被预编程（24）到与可感知信号范围匹配的不同输出范围。

3. 发明申请

WO2003049293A1 FLOATING GATE DIGITAL-TO-ANALOG CONVERTER 审中-公开
标题翻译：浮动门数字到模拟转换器
公开(公告)号：WO2003049293A1
公开(公告)日：2003-06-12
申请号：PCT/US2002/038691
申请日：2002-12-02
申请人： SECOND SIGHT, LLC
发明人： RONGCHING, Dai , LITTLE, James, S. , KEA-TRONG, Tang
IPC分类号： H03M1/66
CPC分类号： H03M1/1061 , H03M1/007 , H03M1/662 , H03M1/70 , H03M1/742 , H03M1/745
摘要： The present invention provides a DAC constructed from a series of floating gate devices (14) which are programmable to a series of predetermined values. Addressing one or more of the programming the floating gate devices, can provide a different variety of analog outputs. For example, the floating gate devices can be preprogrammed (24) to a different range of outputs matching a range of perceptible signals.
摘要翻译：本发明提供一种由一系列浮动栅极器件（14）构成的DAC，其可编程成一系列预定值。寻址一个或多个编程的浮动栅极器件，可以提供不同种类的模拟输出。例如，浮动栅极器件可以被预编程（24）到与可感知信号范围匹配的不同输出范围。

4. 发明申请

WO2017180771A1 MICROCONTROLLER WITH DIGITAL DELAY LINE ANALOG-TO-DIGITAL CONVERTERS AND DIGITAL COMPARATORS 审中-公开
标题翻译：具有数字延迟线路的微控制器模拟数字转换器和数字比较器
公开(公告)号：WO2017180771A1
公开(公告)日：2017-10-19
申请号：PCT/US2017/027250
申请日：2017-04-12
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： KRIS, Bryan
IPC分类号： H03M1/10 , H03M1/50 , H03M1/18 , H02M3/156 , H03M1/00
CPC分类号： H03M1/34 , H02M3/156 , H03K5/131 , H03K5/14 , H03K2005/00058 , H03M1/007 , H03M1/1009 , H03M1/1028 , H03M1/1057 , H03M1/1071 , H03M1/18 , H03M1/38 , H03M1/502
摘要： Embodiments of the present disclosure include a microcontroller with a processor core, memory, and a plurality of peripheral devices including a differential digital delay line analog-to-digital converter (ADC). The ADC includes differential digital delay lines and circuit comprising a set of delay elements included in the differential digital delay lines configured to generate data representing an analog to digital conversion of an input. The microcontroller also includes a digital comparator coupled with an output of the ADC and an associated register, wherein at least one output of the digital comparator is configured to directly control another peripheral of the plurality of peripherals.
摘要翻译：本公开的实施例包括具有处理器内核，存储器和包括差分数字延迟线模数转换器（ADC）的多个外围设备的微控制器。 ADC包括差分数字延迟线和电路，该电路包括被配置为产生表示输入的模数转换的数据的差分数字延迟线中包括的一组延迟元件。微控制器还包括与ADC的输出和相关寄存器耦合的数字比较器，其中数字比较器的至少一个输出被配置为直接控制多个外围设备中的另一个外围设备。

5. 发明申请

WO2008157300A2 SYSTEM AND METHODS FOR CONTROLLING MODEM HARDWARE 审中-公开
标题翻译：用于控制调制解调器硬件的系统和方法
公开(公告)号：WO2008157300A2
公开(公告)日：2008-12-24
申请号：PCT/US2008/066846
申请日：2008-06-13
申请人： QUALCOMM Incorporated , SOLIMAN, Samir S. , RAJKOTIA, Amol
发明人： SOLIMAN, Samir S. , RAJKOTIA, Amol
IPC分类号： H04B1/707
CPC分类号： H04B1/7115 , H03M1/004 , H03M1/007 , H03M1/12 , H04B1/7117 , H04B2201/7071
摘要： Systems and methods are provided for minimizing power consumption in a wireless mobile device. In one embodiment, a computer implemented method is provided that facilitates utilization of resources of a mobile device. This includes identifying available resources of a device and dynamically disabling or enabling subsets of the resources as a function of at least a channel estimation to improve or optimize performance of the device.
摘要翻译：提供了用于使无线移动设备中的功率消耗最小化的系统和方法。在一个实施例中，提供了一种有助于利用移动设备的资源的计算机实现的方法。这包括识别设备的可用资源并且动态地禁用或启用资源的子集作为至少信道估计的功能，以改善或优化设备的性能。

6. 发明申请

WO1989007861A1 METHOD AND CONTROL SYSTEM FOR GENERATING A VARIABLE OUTPUT BIT RESOLUTION FROM AN N BIT ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：用于产生从N位模拟到数字转换器的可变输出位分辨率的方法和控制系统
公开(公告)号：WO1989007861A1
公开(公告)日：1989-08-24
申请号：PCT/US1989000590
申请日：1989-02-14
申请人： SIEMENS-BENDIX AUTOMOTIVE ELECTRONICS L.P.
发明人： SIEMENS-BENDIX AUTOMOTIVE ELECTRONICS L.P. , WRIGHT, Danny, Orlen , WIGGINS, Kregg, Steven
IPC分类号： H03M01/16
CPC分类号： H03M1/007 , H03M1/12
摘要： In a digital control system wherein control voltages are analog voltages, a method and control system for generating a variable output bit resolution from an N bit analog to digital converter (10) utilizing a control circuit to control the input spread of the voltage references to the A/D converter. Depending on the binary value of the MSD position, the input reference voltage spread is controlled. If the binary value is zero, the input reference voltage spread is one-half the normal value and the resolution is N + 1 bits and if the binary value is zero for both the MSD and MSD-1 positions, the input reference voltage spread is one-fourth the normal value and the resolution is N + 2 bits and so on until the first binary one value is found after consecutive preceding binary zero values.

7. 发明申请

WO2017180765A1 MICROCONTROLLER WITH DIGITAL DELAY LINE ANALOG-TO-DIGITAL CONVERTER 审中-公开
标题翻译：具有数字延迟线路模拟至数字转换器的微控制器
公开(公告)号：WO2017180765A1
公开(公告)日：2017-10-19
申请号：PCT/US2017/027243
申请日：2017-04-12
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： KRIS, Bryan , DEUTSCHER, Neil
IPC分类号： H03M1/10 , H03M1/50 , H03M1/00
CPC分类号： H03M1/34 , H02M3/156 , H03K5/131 , H03K5/14 , H03K2005/00058 , H03M1/007 , H03M1/1009 , H03M1/1028 , H03M1/1057 , H03M1/1071 , H03M1/18 , H03M1/38 , H03M1/502
摘要： Embodiments of the present disclosure include a microcontroller with a processor, memory, and peripheral devices including a differential digital delay line analog-to-digital converter (ADC). The ADC includes differential digital delay lines, a circuit including a set of delay elements included in the differential digital delay lines, and another circuit including another set of delay elements included in the differential digital delay lines. The first circuit is configured to generate data representing an analog to digital conversion of an input. The second circuit is configured to calibrate a source to the differential digital delay lines.
摘要翻译：本公开的实施例包括具有处理器，存储器和包括差分数字延迟线模数转换器（ADC）的外围设备的微控制器。 ADC包括差分数字延迟线，包括差分数字延迟线中包括的一组延迟元件的电路以及包括差分数字延迟线中包括的另一组延迟元件的另一电路。第一电路被配置为生成表示输入的模数转换的数据。第二个电路配置为校准差分数字延迟线的信号源。

8. 发明申请

WO2017180732A1 TIME-BASED DELAY LINE ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：基于时间的延迟线模拟数字转换器
公开(公告)号：WO2017180732A1
公开(公告)日：2017-10-19
申请号：PCT/US2017/027191
申请日：2017-04-12
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： KRIS, Bryan , DEUTSCHER, Neil
IPC分类号： H03M1/10 , H03M1/50 , H03M1/18 , H03M1/00
CPC分类号： H03M1/34 , H02M3/156 , H03K5/131 , H03K5/14 , H03K2005/00058 , H03M1/007 , H03M1/1009 , H03M1/1028 , H03M1/1057 , H03M1/1071 , H03M1/18 , H03M1/38 , H03M1/502
摘要： Embodiments of the present disclosure include a differential digital delay line analog-to-digital converter (ADC). The ADC includes differential digital delay lines, a circuit including a set of delay elements included in the differential digital delay lines, and another circuit including another set of delay elements included in the differential digital delay lines. The first circuit is configured to generate data representing an analog to digital conversion of an input. The second circuit is configured to calibrate a source to the differential digital delay lines.
摘要翻译：本公开的实施例包括差分数字延迟线模数转换器（ADC）。 ADC包括差分数字延迟线，包括差分数字延迟线中包括的一组延迟元件的电路以及包括差分数字延迟线中包括的另一组延迟元件的另一电路。第一电路被配置为生成表示输入的模数转换的数据。第二个电路配置为校准差分数字延迟线的信号源。

9. 发明申请

WO2005046054A1 半導体装置、無線端末装置及び無線通信機器审中-公开
标题翻译：半导体器件，无线电终端和无线电通信单元
公开(公告)号：WO2005046054A1
公开(公告)日：2005-05-19
申请号：PCT/JP2003/014289
申请日：2003-11-11
申请人：富士通株式会社 , 美濃部賢一 , 松田篤 , 大久保昌史
发明人：美濃部賢一 , 松田篤 , 大久保昌史
IPC分类号： H03H11/04
CPC分类号： H03H11/1217 , H03H11/1291 , H03H19/00 , H03H19/004 , H03H2250/00 , H03M1/007 , H03M1/0695 , H03M1/44 , H04B1/0057 , H04B1/006 , H04B1/406 , H04B1/48
摘要：　第１の性能に合わされた第１のアナログ回路（５３）と、上記第１のアナログ回路と協働することで上記第１の性能より高い第２の性能を実現する第２のアナログ回路（５５）とを有し、第１の性能が要求される場合には第１のアナログ回路を動作させるとともに第２のアナログ回路への電源供給を遮断し、第２の性能が要求される場合には第１のアナログ回路及び第２のアナログ回路をともに動作させるようにして、第１のアナログ回路を共有することにより回路規模の増大を抑制しながらも、要求される性能に応じて回路特性を適切に切り替えることができるようにする。
摘要翻译：一种半导体器件，包括适于第一性能的第一模拟电路（53）和与第一模拟电路配合的第二模拟电路（55），以实现高于第一性能的第二性能，其中可以适当地切换电路特性取决于所请求的性能，同时在请求第一性能时通过操作第一模拟电路和中断向第二模拟电路的电源来抑制电路规模的增加，同时在请求第二性能时操作第一模拟电路和第二模拟电路共享第一个模拟电路。

10. 发明申请

WO2016147523A1 イメージセンサおよびそれを備えた撮像装置审中-公开
标题翻译：图像传感器和图像捕获设备
公开(公告)号：WO2016147523A1
公开(公告)日：2016-09-22
申请号：PCT/JP2016/000101
申请日：2016-01-12
申请人：パナソニックIPマネジメント株式会社
发明人：余　天一
IPC分类号： H04N5/378 , H03M1/14
CPC分类号： H04N5/37455 , H03M1/007 , H03M1/145 , H03M3/392 , H03M3/46 , H04N5/23209 , H04N5/3575 , H04N5/3765 , H04N5/378
摘要：　イメージセンサにおけるカラムＡＤＣを構成するＡＤ変換器（２０）は、画素部からの出力電圧が入力されるオーバーサンプリング型ＡＤ変換器（２１）と、オーバーサンプリング型ＡＤ変換器（２１）のアナログ残差信号が入力される巡回型ＡＤ変換器（２２）と、オーバーサンプリング型ＡＤ変換器（２１）から出力されるデジタル信号および巡回型ＡＤ変換器（２２）から出力されるデジタル信号を加算するカウンタ（２３）とを有する。コントローラ（５２）は、オーバーサンプリング型ＡＤ変換器（２１）および巡回型ＡＤ変換器（２２）の合計ビット数を一定に保ちつつオーバーサンプリング型ＡＤ変換器（２１）および巡回型ＡＤ変換器（２２）のビット数を動的に割り当てるように構成されている。
摘要翻译：在图像传感器中构成列模数转换器（ADC）的模拟数字（AD）转换器（20）具有输入来自像素部分的输出电压的过采样AD转换器（21）输入过采样AD转换器（21）的残留模拟信号的循环AD转换器（22）和用于将从过采样AD转换器（21）输出的数字信号和从该采样AD转换器输出的数字信号相加的计数器（23）循环AD转换器（22）。控制器（52）被配置为动态地分配过采样AD转换器（21）和循环AD转换器（22）的位计数，同时保持过采样AD转换器（21）和循环AD转换器（21）的总位数 22）常数。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式