专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006016312A1 FREQUENCY DIVIDER 审中-公开
标题翻译：频率分路器
公开(公告)号：WO2006016312A1
公开(公告)日：2006-02-16
申请号：PCT/IB2005/052534
申请日：2005-07-27
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , ACAR, Mustafa , LEENAERTS, Dominicus, M., W. , NAUTA, Bram
发明人： ACAR, Mustafa , LEENAERTS, Dominicus, M., W. , NAUTA, Bram
IPC分类号： H03K23/54 , H03K3/356
CPC分类号： H03K23/54 , H03K3/356017 , H03K23/542
摘要： A frequency divider comprising, a first latch circuit (10) and a second latch circuit (10'), the second latch circuit (10') being crossed-coupled to the first latch circuit (10). Each latch (10; 10') comprises a respective sense amplifier coupled to a respective latch (11). The sense amplifiers comprise a first clock input for receiving a first clock signal (f, f) and 5 respective complementary first clock signal having a first frequency. The latches (11) comprise a second clock input (2f; 2f) for receiving a second clock signal and respective complementary second clock signal having a second frequency, the second frequency being substantially double the first frequency.
摘要翻译：一种分频器，包括第一锁存电路（10）和第二锁存电路（10'），第二锁存电路（10'）与第一锁存电路（10）交叉耦合。每个锁存器（10; 10'）包括耦合到相应的锁存器（11）的相应的读出放大器。感测放大器包括用于接收具有第一频率的第一时钟信号（f，f）和相应的互补第一时钟信号的第一时钟输入。锁存器（11）包括用于接收第二时钟信号的第二时钟输入端（2f; 2f）和具有第二频率的相应的互补第二时钟信号，第二频率基本上是第一频率的两倍。

2. 发明申请

WO2016044480A1 HALF BRIDGE POWER CONVERSION CIRCUITS USING GAN DEVICES 审中-公开
标题翻译：使用GAN器件的半桥电源转换电路
公开(公告)号：WO2016044480A1
公开(公告)日：2016-03-24
申请号：PCT/US2015/050517
申请日：2015-09-16
申请人： NAVITAS SEMICONDUCTOR, INC.
发明人： KINZER, Daniel M. , SHARMA, Santosh , ZHANG, Ju Jason
IPC分类号： H02M3/155
CPC分类号： H02J7/0052 , H01L23/528 , H01L25/072 , H01L27/088 , H01L27/0883 , H01L29/1033 , H01L29/2003 , H01L29/402 , H01L29/41758 , H01L2924/00 , H01L2924/0002 , H02M1/088 , H02M3/155 , H02M3/157 , H02M3/1584 , H02M3/1588 , H02M2001/0048 , H03K3/012 , H03K3/356017 , H03K17/102 , H03K19/018507 , Y02B70/1466 , Y02B70/1483
摘要： GaN-based half bridge power conversion circuits employ control, support and logic functions that are monolithically integrated on the same devices as the power transistors. In some embodiments a low side GaN device communicates through one or more level shift circuits with a high side GaN device. Both the high side and the low side devices may have one or more integrated control, support and logic functions. Some devices employ electro-static discharge circuits and features formed within the GaN-based devices to improve the reliability and performance of the half bridge power conversion circuits
摘要翻译：基于GaN的半桥功率转换电路采用单片集成在与功率晶体管相同的器件上的控制，支持和逻辑功能。在一些实施例中，低边GaN器件通过一个或多个电平移位电路与高侧GaN器件通信。高侧和低侧设备都可以具有一个或多个集成的控制，支持和逻辑功能。一些器件采用静电放电电路和形成在GaN基器件内的特征，以提高半桥功率转换电路的可靠性和性能

3. 发明申请

WO2008149480A1 受信回路及びデータ伝送システム审中-公开
标题翻译：接收电路和数据传输系统
公开(公告)号：WO2008149480A1
公开(公告)日：2008-12-11
申请号：PCT/JP2008/000352
申请日：2008-02-26
申请人：パナソニック株式会社 , 吉河武文
发明人：吉河武文
IPC分类号： H04L25/02 , H03K19/0175 , H04L25/49
CPC分类号： H03K19/018507 , H03K3/356017 , H03K5/06 , H03K5/133 , H03K2005/00058 , H03K2005/00241 , H04L25/0272 , H04L25/028 , H04L25/0292 , H04L25/08 , H04L25/493
摘要：　伝送線路に現れる電圧振幅を抑えられるようにする。電流によって情報を伝送する第１及び第２の伝送線路に接続される受信回路であって、第１及び第２の電流源と、それぞれに流れる電流を電圧に変換する第１及び第２の変換部と、ソースが前記第１の電流源及び前記第１の伝送線路に接続され、ドレインが前記第１の変換部に接続された第１のトランジスタと、ソースが前記第２の電流源及び前記第２の伝送線路に接続され、ドレインが前記第２の変換部に接続された第２のトランジスタとを有する。前記第１のトランジスタのゲート及びドレインは、前記第２のトランジスタのドレイン及びゲートにそれぞれ接続されている。
摘要翻译：一种能够降低出现在传输线上的电压振幅的接收机电路。与用于通过电流信号传输信息的第一和第二传输线连接的接收器电路具有第一和第二电流源，用于将每个流动电流转换成电压的第一和第二信号转换部分，其源极连接到第一电流源和第一传输线，并且其漏极连接到第一信号转换部分，以及第二晶体管，其源极连接到第二电流源和第二传输线，并且其漏极连接到第二信号转换部分。第一晶体管的栅极和漏极分别与第二晶体管的漏极和栅极连接。

4. 发明申请

WO2018187022A1 APPARATUS AND METHOD FOR DATA LEVEL SHIFTING WITH BOOST ASSISTED INPUTS FOR HIGH SPEED AND LOW VOLTAGE APPLICATIONS 审中-公开
公开(公告)号：WO2018187022A1
公开(公告)日：2018-10-11
申请号：PCT/US2018/023168
申请日：2018-03-19
申请人： QUALCOMM INCORPORATED
发明人： MALLAVAJULA, Yeshwanth Kumar , CHEN, Wilson , TAN, Chiew-Guan
IPC分类号： H03K3/356 , H03K3/012
CPC分类号： H03K19/0013 , H03K3/356017 , H03K3/356034 , H03K3/35613 , H03K17/063 , H03K17/6872 , H03K19/018521 , H03K19/018528
摘要： The disclosure relates to a data level shifter circuit (100) including a boost circuit (120+, 120-) configured to generate a boosted input data signal (VB+, Vb-) based on a transition of an input data signal (Vin+, Vin-); a first input transistor (M1+, M1-) including a first control signal configured to receive the input data signal (Vin+, Vin-); a second input transistor (M+, M2-) including a second control terminal configured to receive the boosted input data signal (Vb+, Vb-), wherein the first and second input transistors are coupled in parallel between a node and a lower voltage rail (Vss); and a latch circuit (110) configured to generate an output data signal (Vout+, Vout-) based on the input data signal (Vin+, Vb+, Vin-, Vb-), wherein the latch circuit (110) is coupled between an upper voltage rail (Vdd2) and the node.

5. 发明申请

WO2016044479A1 INTEGRATED LEVEL SHIFTER 审中-公开
标题翻译：集成级别更换
公开(公告)号：WO2016044479A1
公开(公告)日：2016-03-24
申请号：PCT/US2015/050516
申请日：2015-09-16
申请人： NAVITAS SEMICONDUCTOR, INC.
发明人： KINZER, Daniel M. , SHARMA, Santosh , ZHANG, Ju Jason
IPC分类号： H01L27/06 , H01L29/06 , H01L29/78
CPC分类号： H02J7/0052 , H01L23/528 , H01L25/072 , H01L27/088 , H01L27/0883 , H01L29/1033 , H01L29/2003 , H01L29/402 , H01L29/41758 , H01L2924/00 , H01L2924/0002 , H02M1/088 , H02M3/155 , H02M3/157 , H02M3/1584 , H02M3/1588 , H02M2001/0048 , H03K3/012 , H03K3/356017 , H03K17/102 , H03K19/018507 , Y02B70/1466 , Y02B70/1483
摘要： GaN-based half bridge power conversion circuits employ control, support and logic functions that are monolithically integrated on the same devices as the power transistors. In some embodiments a low side GaN device communicates through one or more level shift circuits with a high side GaN device. Both the high side and the low side devices may have one or more integrated control, support and logic functions. Some devices employ electro-static discharge circuits and features formed within the GaN-based devices to improve the reliability and performance of the half bridge power conversion circuits.
摘要翻译：基于GaN的半桥功率转换电路采用单片集成在与功率晶体管相同的器件上的控制，支持和逻辑功能。在一些实施例中，低边GaN器件通过一个或多个电平移位电路与高侧GaN器件通信。高侧和低侧设备都可以具有一个或多个集成的控制，支持和逻辑功能。一些器件采用在基于GaN的器件中形成的静电放电电路和特征，以提高半桥功率转换电路的可靠性和性能。

6. 发明申请

WO2004077674A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2004077674A1
公开(公告)日：2004-09-10
申请号：PCT/JP2003/002178
申请日：2003-02-27
申请人：富士通株式会社 , 伊藤邦洋
发明人：伊藤邦洋
IPC分类号： H03K19/0185
CPC分类号： H03K3/356017 , H03K17/102
摘要： When an input signal (IN) having the amplitude of a first power supply voltage (VDD1) is inputted to the gate terminal of a PMOS transistor (PM51) operating on a second power supply voltage (VDD2) higher than the first power supply voltage, a level conversion is performed by PMOS transistors (PM1 through PM4). The source terminals of the transistors (PM1, PM3) and those of the transistors (PM2, PM4) are connected to the first and second power supply voltages, respectively, while the gate terminal of the transistor (PM4) is connected to the drain terminals of the transistors (PM1, PM2). The gate terminal of the transistor (PM2) is connected to the drain terminals of the transistors (PM3, PM4). The input signal (IN) and the inverted version thereof are inputted to the gate terminals of the transistors (PM2, PM1), respectively. The amplitude of the input signal (IN) between a reference voltage (VSS) and the first power supply voltage (VDD1) is level converted to the amplitude between the first and second power supply voltages and outputted from the transistors (PM1, PM2), thereby causing the transistor (PM51) to be conductive.
摘要翻译：当具有第一电源电压（VDD1）的振幅的输入信号（IN）被输入到在高于第一电源电压的第二电源电压（VDD2）下工作的PMOS晶体管（PM51）的栅极端子时，由PMOS晶体管（PM1至PM4）执行电平转换。晶体管（PM1，PM3）的源极端子和晶体管（PM2，PM4）的源极端子分别连接到第一和第二电源电压，而晶体管（PM4）的栅极端子连接到漏极端子的晶体管（PM1，PM2）。晶体管（PM2）的栅极端子连接到晶体管（PM3，PM4）的漏极端子。输入信号（IN）及其反相形式分别输入到晶体管（PM2，PM1）的栅极端子。参考电压（VSS）和第一电源电压（VDD1）之间的输入信号（IN）的幅度被电平转换为第一和第二电源电压之间的幅度并从晶体管（PM1，PM2）输出，从而使晶体管（PM51）导通。

7. 发明申请

WO2016160236A1 LOW-POWER WIDE-RANGE LEVEL SHIFTER 审中-公开
标题翻译：低功率宽范围水平变换器
公开(公告)号：WO2016160236A1
公开(公告)日：2016-10-06
申请号：PCT/US2016/020286
申请日：2016-03-01
申请人： QUALCOMM INCORPORATED
发明人： GRUBELICH, Bjorn Erik
IPC分类号： H03K3/012 , H03K3/356
CPC分类号： H03K3/356104 , H03K3/012 , H03K3/356017
摘要： A latch-based level-shifter is provided that includes an edge-triggered pulse generator (110) that drives a switch (115) to switch off and isolate a pair of cross-coupled inverters (105) in the level-shifter from ground for a transition period responsive to rising and falling edges in an input signal.
摘要翻译：提供了一种基于闩锁的电平转换器，其包括边沿触发脉冲发生器（110），其驱动开关（115）以将电平移位器中的一对交叉耦合的反相器（105）与地相隔离，并将其隔离响应于输入信号中的上升沿和下降沿的转变周期。

8. 发明申请

WO2016136448A1 比較器、ＡＤ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路审中-公开
标题翻译：比较器，AD转换器，固态成像装置，电子装置，比较器控制方法，数据写入电路，数据读取电路和数据传输电路
公开(公告)号：WO2016136448A1
公开(公告)日：2016-09-01
申请号：PCT/JP2016/053732
申请日：2016-02-09
申请人：ソニー株式会社
发明人：菊池　秀和 , 田浦　忠行 , 榊原　雅樹
IPC分类号： H04N5/3745 , H03K3/023 , H03K3/353 , H03K5/08 , H03K19/0185 , H03M1/56
CPC分类号： H03K5/2481 , G11C19/00 , H03K3/356017 , H03K3/356104 , H03K5/08 , H03M1/123 , H03M1/50 , H03M1/56 , H04N5/23241 , H04N5/374 , H04N5/3765 , H04N5/378
摘要：　本開示は、比較器の判定速度を向上させつつ、消費電力を低減させることができるようにする比較器、ＡＤ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路に関する。比較器は、第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、第１の電源電圧よりも低い第２の電源電圧で動作し、差動入力回路からの出力信号に基づいて、入力信号と参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、差動入力回路の出力信号を、第２の電源電圧に対応する信号に変換する電圧変換回路とを備える。本開示は、例えば、固体撮像装置の比較器等に適用できる。
摘要翻译：本公开涉及一种比较器，AD转换器，固态成像装置，电子装置，比较器控制方法，数据写入电路，数据读取电路和数据传输电路，其允许比较器在增加其确定速度的同时降低。比较器具有：差分输入电路，其在第一电源电压下工作，并且当输入信号的电压高于参考信号的电压时输出信号; 正反馈电路，在低于第一电源电压的第二电源电压下工作，并且基于来自差分输入电路的输出信号加速表示比较结果信号的转换速度输入信号和参考信号之间的电压比较反转; 以及电压转换电路，其将差分输入电路的输出信号转换为对应于第二电源电压的信号。本公开可以应用于例如固态成像装置等的比较器。

9. 发明申请

WO2009133749A1 DIGITAL LOGIC CIRCUIT, SHIFT REGISTER AND ACTIVE MATRIX DEVICE 审中-公开
标题翻译：数字逻辑电路，移位寄存器和有源矩阵器件
公开(公告)号：WO2009133749A1
公开(公告)日：2009-11-05
申请号：PCT/JP2009/056919
申请日：2009-03-27
申请人： SHARP KABUSHIKI KAISHA , ZEBEDEE, Patrick , RAJENDRA, Jaganath
发明人： ZEBEDEE, Patrick , RAJENDRA, Jaganath
IPC分类号： H03K3/356 , G09G3/20 , G09G3/36
CPC分类号： G11C19/28 , G09G3/20 , G09G3/3674 , G09G2310/0267 , G09G2310/0283 , G09G2310/0286 , H03K3/356017 , H03K3/356086 , H03K3/356095 , H03K3/3562
摘要： A digital logic circuit comprises a plurality of transistors of a same conduction type. A first transistor (40) has a source, gate and drain connected to a first circuit node (QB), a second circuit node (Y) and a first power supply line (Vdd), respectively. A second transistor (42) has a source, gate and drain connected to the second node (Y), the first node (QB) and the first supply line (Vdd), respectively. A third transistor (48) has a drain connected to the first node (QB). A fourth transistor (50) has a gate and drain connected to a third circuit node (Q) and the second circuit node (Y), respectively. A fifth transistor (52) has a gate and drain connected to the first and third nodes (QB, Q), respectively. Such a circuit may be used, for example, as a latch in a shift register of an active matrix addressing arrangement.
摘要翻译：数字逻辑电路包括具有相同导电类型的多个晶体管。第一晶体管（40）分别具有连接到第一电路节点（QB），第二电路节点（Y）和第一电源线（Vdd）的源极，栅极和漏极。第二晶体管（42）分别具有连接到第二节点（Y），第一节点（QB）和第一供电线（Vdd）的源极，栅极和漏极。第三晶体管（48）具有连接到第一节点（QB）的漏极。第四晶体管（50）分别具有连接到第三电路节点（Q）和第二电路节点（Y）的栅极和漏极。第五晶体管（52）分别具有与第一和第三节点（QB，Q）连接的栅极和漏极。这种电路可以用作例如有源矩阵寻址装置的移位寄存器中的锁存器。

10. 发明申请

WO1996023356A1 MOS CIRCUIT FOR SWITCHING HIGH VOLTAGES ON A SEMICONDUCTOR CHIP 审中-公开
标题翻译： MOS电路，用于切换高压上的半导体芯片
公开(公告)号：WO1996023356A1
公开(公告)日：1996-08-01
申请号：PCT/DE1995001875
申请日：1995-12-29
申请人： SIEMENS AKTIENGESELLSCHAFT , HANNEBERG, Armin , TEMPEL, Georg
发明人： SIEMENS AKTIENGESELLSCHAFT
IPC分类号： H03K17/10
CPC分类号： G11C5/143 , G11C5/14 , G11C16/12 , G11C16/14 , H03K3/356017 , H03K3/356147 , H03K17/102 , H03K17/693
摘要： The invention concerns a MOS circuit for switching high voltages on a semiconductor chip. In order to switch a high negative voltage (-Vpp), for example as a programming voltage on the word line of a flash-memory, two circuit variants are given which are formed only with transistors of the same type of conduction as the substrate. In this way it is possible to dispense with deep insulating tanks which require special technology.
摘要翻译：用于切换高的负电压（-VPP），例如作为一个编程电压施加到快闪存储器的字线，被指定两种类型的电路装置，其与晶体管为同一导电类型的衬底上形成。这使得有可能与需要特殊工艺深水井绝缘免除。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式