专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011090110A1 サンプリングレート変換装置およびサンプリングレート変換方法审中-公开
标题翻译：采样速率转换装置和采样速率转换方法
公开(公告)号：WO2011090110A1
公开(公告)日：2011-07-28
申请号：PCT/JP2011/050964
申请日：2011-01-20
申请人：三菱電機株式会社 , 富塚浩志 , 佐野裕康
发明人：富塚　浩志 , 佐野　裕康
IPC分类号： H03H17/00 , H03H17/02
CPC分类号： H03H17/0642 , H03H17/0227 , H03H17/0275 , H03H17/0294 , H03H2017/0222
摘要：　サンプリング周波数変換を行なうサンプリングレート変換装置であって、動作基準クロックの周波数とサンプリング周波数変換後のサンプリング周波数との比に基づいて、動作基準クロックごとにサンプリング周波数変換後のサンプリングタイミングを基準とするサンプリング位相を求めるサンプリング位相検出部（１）と、サンプリング位相に基づいてサンプリング周期を検出するサンプリングクロック検出部（２）と、入力信号に対してフィルタリングを行い、サンプリング周期に基づいてサンプリング周波数変換後の信号を生成するポリフェーズフィルタ（３）と、サンプリング位相に基づいてポリフェーズフィルタ３にフィルタ係数を設定するフィルタ係数制御部（４）と、を備える。
摘要翻译：提供一种用于进行采样频率转换的采样率转换装置，其中该装置设置有采样相位检测单元（1），用于使用采样频率转换之后的采样时间作为基准来获取每个操作基准时钟的采样相位基于操作基准时钟的频率与采样频率转换后的采样频率之间的比率; 采样时钟检测单元（2），用于基于采样相位检测采样周期; 多相滤波器（3），其基于采样周期对输入信号进行滤波并在采样频率转换之后产生信号; 以及滤波器系数控制单元（4），用于根据采样相位对多相滤波器（3）设定滤波器系数。

2. 发明申请

WO2011089981A1 信号生成装置および信号生成方法审中-公开
标题翻译：信号生成装置和信号生成方法
公开(公告)号：WO2011089981A1
公开(公告)日：2011-07-28
申请号：PCT/JP2011/050543
申请日：2011-01-14
申请人：三菱電機株式会社 , 佐野裕康 , 富塚浩志
发明人：佐野　裕康 , 富塚　浩志
IPC分类号： H03H17/00 , H03H17/04 , H03H17/06
CPC分类号： H03H17/0275 , H03H17/0642
摘要：　所定のサンプリング周波数の入力信号に対してサンプリング周波数変換を行い、サンプリング周波数変換後の信号を出力信号として生成するフィルタバンク（２－０～２－（Ｌ－１））と、出力信号のサンプリング周波数を示すサンプリング周波数設定値に基づいて用いるフィルタバンク（２－０～２－（Ｌ－１））を選択する制御信号生成部３と、を備え、切替部４は、制御信号生成部３の選択結果に基づいてフィルタバンク（２－０～２－（Ｌ－１））を選択する。
摘要翻译：设置有以规定的采样频率对输入信号进行采样频率转换的滤波器组（2-0〜2-（L-1）），并生成采样后的变频信号作为输出信号，以及控制信号生成基于指示输出信号的采样频率的采样频率设置来选择使用的滤波器组（2-0至2-（L-1））的单元（3）。开关单元（4）基于来自控制信号生成单元（3）的选择结果来选择滤波器组（2-0〜2-（L-1））。

3. 发明申请

WO2008005151A2 DIGITAL NON-INTEGER SAMPLE/HOLD IMPLEMENTED USING VIRTUAL FILTERING 审中-公开
标题翻译：使用虚拟过滤实现的数字非整数样本/保持
公开(公告)号：WO2008005151A2
公开(公告)日：2008-01-10
申请号：PCT/US2007/013608
申请日：2007-06-08
申请人： CIRRUS LOGIC, INC.
发明人： DING, Lei , MELANSON, John, L. , FEI, Xiaofan , DUEWER, Bruce
CPC分类号： H03H17/0685 , H03H17/0275 , H03H17/0614
摘要： A method and apparatus for implementing non-integer sample hold operations in a sigma-delta digital-to-analog converter system includes an interpolation filter, a polyphase filter circuit, and a modulator. The polyphase filter circuit is used to virtual upsample a digital input signal by a predetermined non-integer upsample ratio of a relatively large number. The polyphase filter circuit is formed of a long zero-order hold and a short FIR filter so that only several branches associated with the polyphase filter circuit corresponding to output samples immediately after a transition of the digital input signal is required to be calculated., thereby reducing the need to store a large number of filter coefficients and eliminating complex computations.
摘要翻译：用于在Σ-Δ数模转换器系统中实现非整数采样保持操作的方法和装置包括内插滤波器，多相滤波器电路和调制器。多相滤波器电路用于以相对较大数量的预定非整数上采样比虚拟上采样数字输入信号。多相滤波器电路由长零级保持和短FIR滤波器形成，使得仅需要计算与数字输入信号转换之后立即对应于输出采样的多相滤波器电路相关联的多个分支，由此减少了存储大量滤波器系数的需要，并消除了复杂的计算。

4. 发明申请

WO2005074131A1 サンプリングレート変換装置およびその方法、並びに、オーディオ装置审中-公开
标题翻译：采样速率转换装置和方法以及音频装置
公开(公告)号：WO2005074131A1
公开(公告)日：2005-08-11
申请号：PCT/JP2005/000515
申请日：2005-01-18
申请人：ソニー株式会社 , 茂木幸彦 , 西崎誉
发明人：茂木幸彦 , 西崎誉
IPC分类号： H03H17/00
CPC分类号： H03H17/0294 , G10L19/02 , H03H17/0275 , H03H17/028 , H03H17/0642 , H03H17/0657 , H03H2017/0072
摘要：　任意の周波数を通過するような振幅特性を得ることができ、カットオフ周波数に依存せずに高精度な変換を実現できるサンプリングレート変換装置であって、各信号間に（Ｕ−１）個の零点を挿入し、サンプリング周波数ＦｓｉをＵ倍に上げるアップサンプラ１０３と、ＦＩＲフィルタを含みアップサンプラの出力信号に対して畳み込みで値を補間する畳み込み演算部１０４と、サンプリング周波数ＵＦｓｉの畳み込み演算部１０４の出力信号から２点のサンプルを選出し、必要な位置の値を線形補間から求める線形補間ブロック１０５とを有し、ＦＩＲフィルタは、インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられ、フィルタ係数が、プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている。
摘要翻译：提供了能够获得通过任意频率的振幅特性的采样率转换装置，并且实现不依赖于截止频率的高精度转换。采样率转换装置包括：用于在信号之间插入（U-1）零点并将采样频率Fsi增加U的上采样器（103）具有FIR滤波器的卷积计算单元（104），用于对上采样器的输出信号进行卷积内插; 以及用于从采样频率UFsi的卷积计算单元（104）的输出信号在两个点处选择采样并从线性插值计算必要位置的值的线性内插块（105）。 FIR滤波器具有作为脉冲响应的滤波器系数。传输函数H（z）与预滤波器的传输函数Z（z）相关。滤波器系数与预滤波器的频率响应相关，并通过对期望特性执行加权近似来设定。

5. 发明申请

WO2005006549A2 RATIONAL SAMPLE RATE CONVERSION 审中-公开
标题翻译：可选样本转换
公开(公告)号：WO2005006549A2
公开(公告)日：2005-01-20
申请号：PCT/US2004/020538
申请日：2004-06-24
申请人： INTEL CORPORATION
发明人： BISWAS, Ashim
IPC分类号： H03H17/06
CPC分类号： H03H17/0275 , H03H17/0621 , H03H17/0685 , H03H2017/0298
摘要： A method and apparatus to perform sample rate conversion using multiple Multiply-Accumulate (MAC) units are described.
摘要翻译：描述使用多个乘法累加（MAC）单元来执行采样率转换的方法和装置。

6. 发明申请

WO2004088842A2 A FIR FILTER DEVICE FOR FLEXIBLE UP- AND DOWNSAMPLING 审中-公开
标题翻译：用于灵活上和下穿的FIR滤波器
公开(公告)号：WO2004088842A2
公开(公告)日：2004-10-14
申请号：PCT/IB2004/050339
申请日：2004-03-26
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , VOLLEBERG, Guido, T., G. , VAN DALFSEN, Age, J.
发明人： VOLLEBERG, Guido, T., G. , VAN DALFSEN, Age, J.
IPC分类号： H03H17/06
CPC分类号： H03H17/0294 , H03H17/0275 , H03H17/0657 , H03H17/0664
摘要： A FIR filter includes an input pipeline IP with a sequence of input delay cells DI;, each for storing an input sample, and a plurality of N input tap points TP;. An output pipeline includes a sequence of output delay cells DO;, each for storing a sample, a plurality of N summating elements Si for adding at least two samples, and an output switching network OSN for accumulating output values from the summating elements. A sequence of N taps T; are used for coupling the input pipeline to the output pipeline. Each tap includes a respective multiplier Mi for multiplying a sample from an input tap point by a coefficient. At least N-1 of the taps include a switching element for directing a sample from an input tap point through the multiplier to a summating element. The switching elements are arranged to enable supply of a sample from any tap point TPP to a summating element Si, where j
摘要翻译： FIR滤波器包括具有输入延迟单元DI的序列的输入流水线IP，每个用于存储输入样本和多个N个输入抽头点TP; 输出流水线包括输出延迟单元DO的序列，每个用于存储样本的多个N个求和元素Si，用于添加至少两个样本的输出延迟单元DO;以及用于累加来自求和单元的输出值的输出切换网络OSN。 N个抽头T的序列; 用于将输入管道耦合到输出管线。每个抽头包括用于将来自输入抽头点的样本乘以系数的相应乘法器Mi。至少N-1个抽头包括用于将来自输入抽头点的样本通过乘数引导到求和元件的开关元件。开关元件被布置成使得能够将样本从任何分接点TPP提供给求和元素Si，其中j

7. 发明申请

WO2015038578A2 SYSTEM ASPECTS OF AN AUDIO CODEC 审中-公开
标题翻译：音频编解码器的系统方面
公开(公告)号：WO2015038578A2
公开(公告)日：2015-03-19
申请号：PCT/US2014/054899
申请日：2014-09-10
申请人： DOLBY LABORATORIES LICENSING CORPORATION , DOLBY INTERNATIONAL AB
发明人： GROESCHEL, Alexander , POPP, Jenns , WOLTERS, Martin , RIEDMILLER, Jeffrey , WARD, Michael , ROEDEN, Karl Jonas , HOERICH, Holger , LINZMEIER, Karsten , FRIEDRICH, Tobias
IPC分类号： H03H17/02
CPC分类号： G10L19/24 , G10L19/005 , G10L19/008 , G10L19/167 , G10L25/18 , H03H17/0275 , H03H17/0277 , H03H17/0455 , H04S3/02 , H04S2400/03 , H04S2400/05
摘要： The present document relates to the design of anti-aliasing and/or anti-imaging filters for resamplers using rational resampling factors. In particular, the present document relates to a method for implementing such anti-aliasing and/or anti-imaging filters with reduced computational complexity. In addition, the present document relates to further aspects of an audio encoding and decoding system, such as the phase relation between the channels of a multi-channel audio signal and/or the structure of the bitstream of an encoded audio signal.
摘要翻译：本文件涉及使用合理的重采样因子的重采样器的抗混叠和/或抗成像滤波器的设计。特别地，本文件涉及一种降低计算复杂度来实现这种抗混叠和/或抗成像滤波器的方法。此外，本文件涉及音频编码和解码系统的其它方面，例如多声道音频信号的声道和/或编码音频信号的位流的结构之间的相位关系。

8. 发明申请

WO2010094710A2 LOW DELAY MODULATED FILTER BANK 审中-公开
标题翻译：低延迟调制滤波器
公开(公告)号：WO2010094710A2
公开(公告)日：2010-08-26
申请号：PCT/EP2010/051993
申请日：2010-02-17
申请人： DOLBY INTERNATIONAL AB , EKSTRAND, Per
发明人： EKSTRAND, Per
IPC分类号： H03H17/02
CPC分类号： H04R3/04 , G06F17/10 , G06F17/11 , G10L19/008 , G10L19/0204 , G10L19/0208 , G10L19/26 , G10L19/265 , G10L21/00 , H03H17/0201 , H03H17/0248 , H03H17/0266 , H03H17/0275 , H03H17/0294 , H03H2017/0297 , H04S7/307
摘要： The document relates to modulated sub-sampled digital filter banks, as well as to methods and systems for the design of such filter banks. In particular, the present document proposes a method and apparatus for the improvement of low delay modulated digital filter banks. The method employs modulation of an asymmetric low-pass prototype filter and a new method for optimizing the coefficients of this filter. Further, a specific design for a (64) channel filter bank using a prototype filter length of (640) coefficients and a system delay of (319) samples is given. The method substantially reduces artifacts due to aliasing emerging from independent modifications of subband signals, for example when using a filter bank as a spectral equalizer. The method is preferably implemented in software, running on a standard PC or a digital signal processor (DSP), but can also be hardcoded on a custom chip. The method offers improvements for various types of digital equalizers, adaptive filters, multiband companders and spectral envelope adjusting filterbanks used in high frequency reconstruction (HFR) or parametric stereo systems.
摘要翻译：该文件涉及调制的次采样数字滤波器组，以及用于设计这种滤波器组的方法和系统。特别地，本文件提出了一种用于改进低延迟调制数字滤波器组的方法和装置。该方法采用非对称低通原型滤波器的调制和用于优化滤波器系数的新方法。此外，给出了使用（640）系数的原型滤波器长度和（319）个样本的系统延迟的（64）信道滤波器组的具体设计。该方法基本上减少了由于子带信号的独立修改引起的混叠所产生的伪像，例如当使用滤波器组作为频谱均衡器时。该方法优选地以在标准PC或数字信号处理器（DSP）上运行的软件实现，但也可以在定制芯片上被硬编码。该方法为各种类型的数字均衡器，自适应滤波器，多频带压缩器以及用于高频重构（HFR）或参数立体声系统的频谱包络调整滤波器组提供了改进。

9. 发明申请

WO2005006549A3 RATIONAL SAMPLE RATE CONVERSION 审中-公开
标题翻译：合理的样本速率转换
公开(公告)号：WO2005006549A3
公开(公告)日：2005-06-02
申请号：PCT/US2004020538
申请日：2004-06-24
申请人： INTEL CORP
发明人： BISWAS ASHIM
IPC分类号： H03H17/06
CPC分类号： H03H17/0275 , H03H17/0621 , H03H17/0685 , H03H2017/0298
摘要： A method and apparatus to perform sample rate conversion using multiple Multiply-Accumulate (MAC) units are described.
摘要翻译：描述了使用多个乘法 - 累加（MAC）单元执行采样率转换的方法和装置。

10. 发明申请

WO2004055983A1 DIGITAL SAMPLING FREQUENCY CONVERTER 审中-公开
标题翻译：数字采样频率转换器
公开(公告)号：WO2004055983A1
公开(公告)日：2004-07-01
申请号：PCT/IB2003/005813
申请日：2003-12-05
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , PASQUIER, Laurent , DURANTON, Marc , ZHAO, Qin
发明人： PASQUIER, Laurent , DURANTON, Marc , ZHAO, Qin
IPC分类号： H03H17/02
CPC分类号： H03H17/0275 , H03H17/0294 , H03H17/0685
摘要： The present invention relates to a converter converting an input digital signal into an output digital signal. Said converter comprises in particular a set of shift registers able to contain samples of the input or output digital signal. It also comprises a calculation unit able to supply a shift signal (4) to said set of registers. Said calculation unit comprises a first storage unit (51) able to contain a value of a conversion ratio or of its inverse, so that the value stored is between 0 and 1. It also comprises a second storage unit (52) able to contain, at a cycle time i+1, i being an integer, a future signal (8) equal to a sum of a current signal (7) contained in the second unit at a cycle time i and of the content of the first storage unit. The shift signal then results from an exclusive OR function (54) between a most significant bit of the current signal (71) and a most significant bit of the future signal (81).
摘要翻译：本发明涉及将输入数字信号转换为输出数字信号的转换器。所述转换器尤其包括一组移位寄存器，其能够包含输入或输出数字信号的采样。它还包括能够向所述一组寄存器提供移位信号（4）的计算单元。所述计算单元包括能够包含转换比率或其倒数值的第一存储单元（51），使得所存储的值在0和1之间。其还包括第二存储单元（52），其能够包含，在周期时间i + 1处，i是整数，未来信号（8）等于包含在第二单元中的周期时间i处的当前信号（7）和第一存储单元的内容之和。移位信号然后由当前信号（71）的最高有效位和未来信号（81）的最高有效位之间的异或函数（54）产生。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式