专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010002516A3 LOW-COST DOUBLE STRUCTURE SUBSTRATES AND METHODS FOR THEIR MANUFACTURE 审中-公开
公开(公告)号：WO2010002516A3
公开(公告)日：2010-01-07
申请号：PCT/US2009/044825
申请日：2009-05-21
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , NGUYEN, Bich-yen , MAZURE, Carlos
发明人： NGUYEN, Bich-yen , MAZURE, Carlos
IPC分类号： H01L21/20
摘要： In preferred embodiments, the invention provides substrates that include a support, a first insulating layer arranged on the support, a non-mono-crystalline semi-conducting layer arranged on the first insulating layer, a second insulating layer arranged on the non-mono-crystalline semi-conducting layer; and top layer disposed on the second insulating layer. Additionally, a first gate electrode can be formed on the top layer and a second gate electrode can be formed in the non-mono-crystalline semi-conducting layer. The invention also provides methods for manufacture of such substrates.

2. 发明申请

WO2011123199A1 BONDED SEMICONDUCTOR STRUCTURES AND METHOD OF FORMING SAME 审中-公开
标题翻译：粘结半导体结构及其形成方法
公开(公告)号：WO2011123199A1
公开(公告)日：2011-10-06
申请号：PCT/US2011/025647
申请日：2011-02-22
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MAZURE, Carlos , NGUYEN, Bich-Yen , SADAKA, Mariam
发明人： MAZURE, Carlos , NGUYEN, Bich-Yen , SADAKA, Mariam
IPC分类号： H01L27/06 , H01L21/822
CPC分类号： H01L27/0688 , H01L21/02532 , H01L21/0262 , H01L21/02667 , H01L21/187 , H01L21/8221 , H01L2924/00011 , H01L2224/80001
摘要： Methods of forming semiconductor structures include transferring a portion (116a) of a donor structure to a processed semiconductor structure (102) that includes at least one non-planar surface. An amorphous film (144) may be formed over at least one non-planar surface of the bonded semiconductor structure, and the amorphous film may be planarized to form one or more planarized surfaces. Semiconductor structures include a bonded semiconductor structure having at least one non-planar surface, and an amorphous film disposed over the at least one non-planar surface. The bonded semiconductor structure may include a processed semiconductor structure and a portion of a single crystal donor structure attached to a non-planar surface of the processed semiconductor structure.
摘要翻译：形成半导体结构的方法包括将施主结构的部分（116a）转移到包括至少一个非平面表面的经处理的半导体结构（102）。可以在结合的半导体结构的至少一个非平面表面上形成非晶膜（144），并且非晶膜可以被平坦化以形成一个或多个平坦化表面。半导体结构包括具有至少一个非平面表面的键合半导体结构和设置在所述至少一个非平面表面上的非晶膜。键合的半导体结构可以包括处理的半导体结构和附接到处理的半导体结构的非平面表面的单晶体施主结构的一部分。

3. 发明申请

WO2006037783A1 PROCÉDÉ DE TRANSFERT D'UNE COUCHE MINCE COMPRENANT UNE PERTURBATION CONTROLÉE D'UNE STRUCTURE CRISTALLINE 审中-公开
标题翻译：传输包含晶体结构受控干扰的薄膜的方法
公开(公告)号：WO2006037783A1
公开(公告)日：2006-04-13
申请号：PCT/EP2005/054994
申请日：2005-10-04
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , CAYREFOURCQ, Ian , MAZURE, Carlos , BOURDELLE, Konstantin
发明人： CAYREFOURCQ, Ian , MAZURE, Carlos , BOURDELLE, Konstantin
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： L'invention concerne un procédé de transfert de couche mince d'un substrat donneur vers un substrat receveur comprenant la création d'une zone de fragilisation dans ie substrat donneur, caractérisé en ce qu'il comprend les étapes consistant à : - Perturber la structure cristalline d'une région de surface du substrat donneur, afin d!y créer une région superficielle perturbée, et définir une interface de perturbation entre ladite région perturbée et la région sous-jacente du substrat donneur dont la structure cristalline est conservée, - Soumettre ledit substrat donneur à un recuit de recristailisation en vue de provoquer - une recristallisation au moins partielle de ladite région perturbée, à partir de la structure cristalline de ladite région sous-jacente du substrat donneur, - et la création d'une zone de défauts cristallins dans le plan de ladite interface de perturbation, - Introduire une ou plusieurs espèces dans l'épaisseur du substrat donneur pour y créer iadite zone de fragilisation, les paramètres de l'introduction d'espèces étant ajustés pour introduire un maximum d'espèces au niveau de ladite zone de défauts cristallins.
摘要翻译：本发明涉及一种用于将薄膜从施主衬底转移到接收器衬底的方法，包括在施主衬底中产生弱化区，其特征在于其包括以下步骤：干扰施主衬底的表面区域的晶体结构以便在其中产生干扰的表面区域，并且限定所述受扰区域与所述晶体结构被保留的所述施主衬底的下方区域之间的干扰界面; 对所述施主衬底进行再结晶退火以使所述受扰区域至少部分重结晶，从所述施主衬底的下面的区域的晶体结构产生，并在所述扰动界面的平面中产生晶体缺陷区域; 将一个或多个物质引入施主衬底的厚度以在其中在其中产生所述弱化区域，引入物质的参数被调整以在晶体缺陷的所述区域处引入最多的物质。

4. 发明申请

WO2005004232A1 PROCEDE D'OBTENTION CONCOMITANTE D'UNE PAIRE DE SUBSTRATS RECOUVERTS D'UNE COUCHE UTILE 审中-公开
标题翻译：同时获得有用层覆盖的基板对的方法
公开(公告)号：WO2005004232A1
公开(公告)日：2005-01-13
申请号：PCT/FR2004/001368
申请日：2004-06-03
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , COMMISSARIAT A L'ENERGIE ATOMIQUE , GHYSELEN, Bruno , AULNETTE, Cécile , BATAILLOU, Benoït , MAZURE, Carlos , MORICEAU, Hubert
发明人： GHYSELEN, Bruno , AULNETTE, Cécile , BATAILLOU, Benoït , MAZURE, Carlos , MORICEAU, Hubert
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , Y10S438/977
摘要： L'invention concerne un procédé d'obtention concomitante d'au moins une paire de structures (51,52) comprenant chacune une couche utile (110,120) reportée sur un substrat (71,2). Ce procédé est remarquable en ce qu'il comprend les étapes consistant à : a) préparer une structure de rang 1 comprenant une couche utile reportée sur un substrat support (2), b) former une zone de fragilisation à l'intérieur de ladite couche utile, de façon à y définir une couche utile avant (110) et une couche utile arrière (120), c) faire adhérer un substrat raidisseur (71) sur la ladite couche utile avant (110), d) procéder au détachement de l'empilement de couches le long de la zone de fragilisation, pour obtenir deux structures de rang 2, la première (51) comprenant ledit substrat support (2) et ladite couche utile arrière (120) et la seconde (52) comprenant ledit substrat raidisseur (71) et ladite couche utile avant (110). Applications dans les domaines de l'électronique, l'optoélectronique ou l'optique.
摘要翻译：本发明涉及一种用于同时获得至少一对结构（51,52）的方法，每个结构（51,52）具有放置在基底（71,2）上的有用层（110,120）。该方法的特征在于包括以下步骤：a）制备具有放置在支撑衬底（2）上的有用层的行结构（1）; b）在所述有用层内形成脆性区域，由此限定前部有用层（110）和后部有用层（120）; c）将加强基底（71）粘附到所述前部有用层（110）上; d）沿着脆化区域去除层叠层，以便获得两个行结构（2），第一（51）包含支撑基底（2）和后部有用区域（120），第二（52）包含加强基板（71）和前部有用层（110）。本发明用于电子学，光电子学或光学领域。

5. 发明申请

WO2004077552A1 RELAXATION OF A THIN LAYER AFTER ITS TRANSFER 审中-公开
标题翻译：转移后薄层的放松
公开(公告)号：WO2004077552A1
公开(公告)日：2004-09-10
申请号：PCT/IB2004/000927
申请日：2004-03-01
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , GHYSELEN, Bruno , MAZURE, Carlos , ARENE, Emmanuel
发明人： GHYSELEN, Bruno , MAZURE, Carlos , ARENE, Emmanuel
IPC分类号： H01L21/762
CPC分类号： H01L21/324 , H01L21/76254 , H01L21/76259
摘要： The invention relates to a method of forming a relaxed or pseudo-relaxed layer on a substrate, the relaxed layer (2’) being in a material selected from semiconductior materials, characterized in that the method comprises the following steps: (a) growing on a donor substrate (1) an elastically strained layer (2) consisting of at least a material selected among the semiconductor materials; (b) forming on the strained layer (2) or on a receiving substrate (7), a vitreous layer (4) made of a material viscous from a viscosity temperature; (c) bonding the receiving substrate (7), to the strained layer (2) via the vitreous layer (4); (d) removing a portion of the donor substrate (1), so as to form a structure comprising the receiving substrate (2), the vitreous layer (4), the strained layer (2) and the unremoved portion of the donor substrate (1) which thereby forms a surface layer (1B); (e) heat treating the structure at a temperature close to or higher than the viscosity temperature. The invention further relates to structures obtained during the method of forming a relaxed or pseudo-relaxed layer on a substrate.
摘要翻译：本发明涉及一种在衬底上形成松弛或假松弛层的方法，所述松弛层（2'）是选自半导体材料的材料，其特征在于该方法包括以下步骤：（a）供体衬底（1）由至少由半导体材料中选择的材料组成的弹性应变层（2）; （b）在应变层（2）或接收基板（7）上形成玻璃质层（4），其由粘度为粘性的材料制成; （c）经由玻璃质层（4）将接收基板（7）接合到应变层（2）; （d）去除供体衬底（1）的一部分，以便形成包括接收衬底（2），玻璃质层（4），应变层（2）和供体衬底的未移动部分 1），由此形成表面层（1B）; （e）在接近或高于粘度温度的温度下对结构进行热处理。本发明还涉及在衬底上形成松弛或假松弛层的方法期间获得的结构。

6. 发明申请

WO2011107356A1 DATA-PATH CELL ON AN SeOI SUBSTRATE WITH A BACK CONTROL GATE BENEATH THE INSULATING LAYER 审中-公开
标题翻译：具有后控制门的SeOI基板上的数据路径电池绝缘层
公开(公告)号：WO2011107356A1
公开(公告)日：2011-09-09
申请号：PCT/EP2011/052421
申请日：2011-02-18
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MAZURE, Carlos , FERRANT, Richard
发明人： MAZURE, Carlos , FERRANT, Richard
IPC分类号： H01L27/12
CPC分类号： H01L21/84 , H01L27/0207 , H01L27/11807 , H01L27/1203
摘要： This invention provides a semiconductor device structure formed on a conventional semiconductor-on-insulator (SeOI) substrate defined by a pattern defining at least one field-effect transistor having: in the thin film of the SeOI substrate, a source region, a drain region, a channel region, and a front control gate region formed above the channel region; and in the base substrate beneath the buried oxide of the SeOI substrate, a back control gate region, arranged under the channel region and configured to shift the threshold voltage of the transistor in response to bias voltages. This invention also provides patterns defining standard-cell-type circuit structures and data-path-cell type circuit structures that include arrays of the FET patterns provided by this invention. Such circuit structures also include back gate lines connecting the back gate control regions. This invention also provides methods of operating and designing such semiconductor device structures.
摘要翻译：本发明提供了一种半导体器件结构，其形成在常规的绝缘体上半导体（SeOI）衬底上，该衬底由限定至少一个场效应晶体管的图案限定，该场效应晶体管具有：在SeOI衬底的薄膜中，源极区，，沟道区和形成在沟道区上方的前控制栅区; 以及位于所述SeOI衬底的所述掩埋氧化物之下的所述基底衬底中，所述背面控制栅极区域布置在所述沟道区域下方并且被配置为响应于偏压而移位所述晶体管的阈值电压。本发明还提供了定义包括由本发明提供的FET图案的阵列的标准单元型电路结构和数据路径单元型电路结构的图案。这种电路结构还包括连接背栅控制区的后栅极线。本发明还提供了操作和设计这种半导体器件结构的方法。

7. 发明申请

WO2011107355A1 DATA-PATH CELL ON AN SEOI SUBSTRATE WITH A BACK CONTROL GATE BENEATH THE INSULATING LAYER 审中-公开
标题翻译：具有后控制门的SEOI基板上的数据路径电池绝缘层
公开(公告)号：WO2011107355A1
公开(公告)日：2011-09-09
申请号：PCT/EP2011/052413
申请日：2011-02-18
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MAZURE, Carlos , FERRANT, Richard
发明人： MAZURE, Carlos , FERRANT, Richard
IPC分类号： H01L27/12
CPC分类号： H01L27/1203 , H01L29/78609 , H01L29/78648
摘要： The invention provides a data-path cell specifically adapted to its environment for use in an integrated circuit produced on a semiconductor-on-insulator (SeOI) substrate. The data-path cell includes an array of field-effect transistors, each transistor having a source region, a drain region and a channel region formed in the thin semiconductor layer of the SeOI substrate, and further having a front gate control region formed above the channel region. In particular, one or more transistors of the data-path cell further includes a back gate control region formed in the bulk substrate beneath the channel region and configured so as to modify the performance characteristics of the transistor in dependence on its state of bias. Also, an integrated circuit including one or more of the data-path cells and methods for designing or driving these data-path cells.
摘要翻译：本发明提供一种特别适用于其环境的数据通道单元，用于在绝缘体上半导体（SeOI）衬底上制造的集成电路中。数据通道单元包括场效应晶体管阵列，每个晶体管具有形成在SeOI衬底的薄半导体层中的源极区，漏极区和沟道区，并且还具有形成在栅极上的前栅极控制区渠道区域。特别地，数据通道单元的一个或多个晶体管还包括形成在沟道区下面的体衬底中的背栅极控制区域，并且被配置为根据其偏置状态来修改晶体管的性能特性。而且，包括一个或多个数据路径单元的集成电路以及用于设计或驱动这些数据路径单元的方法。

8. 发明申请

WO2006103491A1 HYBRID FULLY SOI-TYPE MULTILAYER STRUCTURE 审中-公开
标题翻译：混合完全SOI型多层结构
公开(公告)号：WO2006103491A1
公开(公告)日：2006-10-05
申请号：PCT/IB2005/001136
申请日：2005-03-29
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , LETERTRE, Fabrice , MAZURE, Carlos
发明人： LETERTRE, Fabrice , MAZURE, Carlos
IPC分类号： H01L21/20 , H01L21/762
CPC分类号： H01L21/2007 , H01L21/76254
摘要： The invention proposes a SOI-type multilayer structure (105), comprising a support layer (101), at least two working layers (103, 104) having different crystalline orientations, an insulating layer (102) extending over at least a portion of said support layer (101), characterized in that said insulating layer (102) extends over the whole surface of said support layer (101), so as to extend between said support layer (101) and said working layers (103, 104). A process for manufacturing such a structure (105) is also provided.
摘要翻译：本发明提出了一种SOI型多层结构（105），其包括支撑层（101），至少两个具有不同晶体取向的工作层（103,104），绝缘层（102），其延伸至所述支撑层（101），其特征在于，所述绝缘层（102）在所述支撑层（101）的整个表面上延伸，以在所述支撑层（101）和所述工作层（103,104）之间延伸。还提供了一种制造这种结构（105）的方法。

9. 发明申请

WO2010002515A2 LOW-COST SUBSTRATES HAVING HIGH-RESISTIVITY PROPERTIES AND METHODS FOR THEIR MANUFACTURE 审中-公开
标题翻译：具有高电阻特性的低成本基板及其制造方法
公开(公告)号：WO2010002515A2
公开(公告)日：2010-01-07
申请号：PCT/US2009/044810
申请日：2009-05-21
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MAZURE, Carlos , NGUYEN, Bich-yen
发明人： MAZURE, Carlos , NGUYEN, Bich-yen
IPC分类号： H01L21/20
CPC分类号： H01L21/76251
摘要： In one embodiment, the invention provides substrates that are structured so that devices fabricated in a top layer thereof have properties similar to the same devices fabricated in a standard high resistivity substrate. Substrates of the invention include a support having a standard resistivity, a semiconductor layer arranged on the support substrate having a high-resistivity, preferably greater than about 1000 Ohms-cm, an insulating layer arranged on the high-resistivity layer, and a top layer arranged on the insulating layer. The invention also provides methods for manufacturing such substrates.
摘要翻译：在一个实施例中，本发明提供了被构造成使得在其顶层中制造的器件具有与在标准高电阻率衬底中制造的相同器件相似的性质的衬底。本发明的基板包括具有标准电阻率的支撑体，布置在支撑基板上的具有高电阻率，优选地大于约1000欧姆 - 厘米的半导体层，布置在高电阻率层上的绝缘层，以及顶层布置在绝缘层上。本发明还提供了制造这种基底的方法。

10. 发明申请

WO2010002509A1 SEMICONDUCTOR STRUCTURES 审中-公开
标题翻译：半导体结构
公开(公告)号：WO2010002509A1
公开(公告)日：2010-01-07
申请号：PCT/US2009/044372
申请日：2009-05-18
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , NGUYEN, Bich-Yen , MAZURE, Carlos
发明人： NGUYEN, Bich-Yen , MAZURE, Carlos
IPC分类号： H01L27/12 , H01L21/70
CPC分类号： H01L21/76254 , H01L21/76256
摘要： In preferred embodiments, this invention provides a semiconductor structure that has a semi-conducting support, an insulating layer arranged on a portion of the support and a semi-conducting superficial layer arranged on the insulating layer. Electronic devices can be formed in the superficial layer and also in the exposed portion of the semi-conducting bulk region of the substrate not covered by the insulating layer. The invention also provides methods of fabricating such semiconductor structures which, starting from a substrate that includes a semi-conducting superficial layer arranged on a continuous insulating layer both of which being arranged on a semi-conducting support, by transforming at least one selected region of a substrate so as to form an exposed semi-conducting bulk region of the substrate.
摘要翻译：在优选实施例中，本发明提供一种半导体结构，其具有半导电支撑件，布置在支撑件的一部分上的绝缘层和布置在绝缘层上的半导电表面层。电子器件可以形成在表面层中，也可以形成在衬底的半导体本体区域的未被绝缘层覆盖的露出部分中。本发明还提供了制造这样的半导体结构的方法，其从包括布置在连续绝缘层上的半导电表面层的衬底开始，两者均布置在半导电支撑件上，通过将至少一个选定区域基板，以形成基板的暴露的半导体本体区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式