专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003073431A1 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：WO2003073431A1
公开(公告)日：2003-09-04
申请号：PCT/JP2002/001844
申请日：2002-02-28
申请人：株式会社日立製作所 , 株式会社日立超エル・エス・アイ・システムズ , 高瀬賢順 , 倉田英明 , 吉田敬一 , 松原謙 , 金光道太郎 , 湯浅真二
发明人：高瀬賢順 , 倉田英明 , 吉田敬一 , 松原謙 , 金光道太郎 , 湯浅真二
IPC分类号： G11C16/16
CPC分类号： G11C16/16 , G11C16/0433 , G11C16/24 , G11C16/3436 , G11C16/344 , G11C16/3445 , G11C16/3459 , G11C2216/18
摘要： A nonvolatile semiconductor memory device in which erasure is optimized and quickened in the case of a memory array structure where each of the word lines is connected to pages correspondingly. Arbitrarily selected pages in a flash memory are erased at a time. In a two-page erasure mode, the processings of page erasure, page pre-erasure verifying, page restoration, page pre-verifying, page upper-skirt judging are executed in order. Especially, (1) the number of erasure verifyings are reduced to a requisite minimum by subjecting an arbitrary page out of even or odd pages to be erased to erasure verification in consideration of the variation of the erasure characteristics, and (2) even pages and odd pages are restored continuously one by one and it is unnecessary to set the memory cell to be restored every restoration verification, thereby preventing upper-skirt defective erasure.
摘要翻译：一种非易失性半导体存储器件，其中在存储器阵列结构的情况下擦除被优化和加快，其中每个字线相应地连接到页面。闪存中任意选择的页面一次被擦除。在双页擦除模式中，按顺序执行页擦除，页预擦除验证，页恢复，页预验证，页上裙判断的处理。特别地，（1）考虑到擦除特性的变化，通过使偶数页或奇数页中的任意页被擦除以擦除验证，将擦除验证的数量减少到必要的最小值，以及（2）偶数页和奇数页被逐个恢复，并且不需要在每次恢复验证时设置要恢复的存储单元，从而防止上裙部缺陷擦除。

2. 发明申请

WO2004068500A1 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：WO2004068500A1
公开(公告)日：2004-08-12
申请号：PCT/JP2003/001000
申请日：2003-01-31
申请人：株式会社日立製作所 , 日立デバイスエンジニアリング株式会社 , 倉田英明 , 佐伯俊一 , 酒井正裕 , 高瀬賢順 , 岸本次郎
发明人：倉田英明 , 佐伯俊一 , 酒井正裕 , 高瀬賢順 , 岸本次郎
IPC分类号： G11C16/06
CPC分类号： G11C11/5621 , G11C16/0491 , G11C16/3436 , G11C2211/5621
摘要：書込み時に書込み対象のメモリセルに対して、1回目の検証動作前に印加するパルス電圧を2回目の検証動作前に印加するパルス電圧よりも大きく、1回目の検証動作以降に印加するパルス電圧をしきい値検証動作毎に一定のパルス波高増分だけ増大させるように設定する制御手段を備えることによって、書込み時間の増大を招くことなくしきい値電圧の狭帯化を実現し、メモリ全体の書込み速度を高速化することのできる不揮発性半導体記憶装置を提供する。
摘要翻译：非易失性半导体存储装置具有控制装置，其将在第一验证操作之前施加的脉冲电压设置为在写入操作期间对存储器单元的脉冲电压大于在第二验证操作之前要施加的脉冲电压，并且将任何脉冲电压在每次执行阈值验证操作时，在第一验证操作增加恒定脉冲高度增量之后施加。以这种方式，可以获得阈值电压的窄带而不增加写入时间，并且可以提高整个存储器的写入速度。

3. 发明申请

WO2003073433A1 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：WO2003073433A1
公开(公告)日：2003-09-04
申请号：PCT/JP2002/001847
申请日：2002-02-28
申请人：株式会社日立製作所 , 株式会社日立超エル・エス・アイ・システムズ , 高瀬賢順 , 倉田英明 , 吉田敬一 , 金光道太郎
发明人：高瀬賢順 , 倉田英明 , 吉田敬一 , 金光道太郎
IPC分类号： G11C16/34
CPC分类号： G11C16/26 , G11C11/5628 , G11C11/5642 , G11C16/24
摘要： A nonvolatile semiconductor memory device in which data can be written at high speed in a Y direct circuit of a one-sense latch circuit plus two-SRAM structure. In a write mode in which data is written from the low voltage side, a write operation and an erratic judgment are carried out after transfer of data from an SRAM to a sense latch in the case of "10" and "00" distributions, data is written after a "01" distribution data transfer, a disturbance judgment and a simple upper-skirt judgment are carried out in order after a "11" distribution data transfer. Especially, 1 data is written from the low voltage side of the threshold voltage distribution of a multivalue memory, and 2 a "write operation" and an "upper-skirt judgment" are continuously carried out for every threshold voltage distribution. As a result, the threshold voltages of all the memory cells are lower than the upper-skirt judgment voltages of the "10" and "00" distributions after the write of the "10" and "00" distribution. Therefore, the write data is not required to be transferred because no masking processing for the other threshold voltage distributions is carried out in the upper-skirt judgment.
摘要翻译：一种非易失性半导体存储器件，其中数据可以在单触发电路的Y直接电路加上两个SRAM结构的高速写入。在从低电压侧写入数据的写入模式下，在“10”和“00”分布的情况下，从SRAM向读出锁存器传送数据之后，执行写入操作和不稳定判断，数据在“01”分发数据传送之后写入，在“11”分发数据传送之后依次执行干扰判断和简单的上裙裙判断。特别地，从多值存储器的阈值电压分布的低电压侧写入1个数据，并且对于每个阈值电压分布，连续执行“写入操作”和“上部裙边判断”。结果，在写入“10”和“00”分布之后，所有存储单元的阈值电压低于“10”和“00”分布的上裙部判断电压。因此，不需要传送写入数据，因为在上裙部判断中不进行其他阈值电压分布的掩蔽处理。

4. 发明申请

WO2002073623A1 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：WO2002073623A1
公开(公告)日：2002-09-19
申请号：PCT/JP2002/000142
申请日：2002-01-11
申请人：株式会社日立製作所 , 日立デバイスエンジニアリング株式会社 , 株式会社日立超エル・エス・アイ・システムズ , 倉田英明 , 小林直樹 , 佐伯俊一 , 小林孝 , 河原尊之 , 高瀬賢順 , 吉田敬一 , 金光道太郎 , 久保埜昌次 , 野副敦史
发明人：倉田英明 , 小林直樹 , 佐伯俊一 , 小林孝 , 河原尊之 , 高瀬賢順 , 吉田敬一 , 金光道太郎 , 久保埜昌次 , 野副敦史
IPC分类号： G11C16/10
CPC分类号： G11C16/3409 , G11C11/5628 , G11C16/0425 , G11C16/0433 , G11C16/0466 , G11C16/0491 , G11C16/10 , G11C16/12 , G11C16/16 , G11C16/3404 , G11C16/3436 , G11C16/3454 , G11C16/3459 , H01L27/115 , H01L27/11521 , H01L27/11568
摘要： Hot electrons generated when charges stored in a constant capacity provided every write cell are released with a memory cell are injected to a stray gate to allow a nonvolatile semiconductor storage device to make a write action. This operation makes it possible to reduce variation in write characteristics of a nonvolatile semiconductor storage device to speed up write.
摘要翻译：将存储在恒定容量中的电荷产生的热电子，每个写入单元与存储单元一起释放，注入杂散栅极，以允许非易失性半导体存储器件进行写入动作。该操作使得可以减小非易失性半导体存储装置的写入特性的变化以加速写入。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式