专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006022175A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2006022175A1
公开(公告)日：2006-03-02
申请号：PCT/JP2005/014995
申请日：2005-08-17
申请人：日本電気株式会社 , 西藤哲史 , 寺井真之 , 多田あゆ香 , 渡辺啓仁
发明人：西藤哲史 , 寺井真之 , 多田あゆ香 , 渡辺啓仁
IPC分类号： H01L21/336 , H01L29/78 , H01L21/316
CPC分类号： H01L29/517 , H01L21/02148 , H01L21/02164 , H01L21/02181 , H01L21/022 , H01L21/02238 , H01L21/02271 , H01L21/28185 , H01L21/31645 , H01L21/31662 , H01L29/513
摘要：　シリコン基板（１００）に熱酸化処理を施し、表面に厚さが１．５ｎｍの下部シリコン酸化膜（１１０）を形成し、ハフニアからなる高誘電率金属酸化膜（１２０）を、ＣＶＤ法により厚さが４．０ｎｍになるように成膜し、その上にシリコン酸化物からなり厚さが１．５ｎｍの上部シリコン含有膜（１３０）を形成する。次に、熱処理を施し、高誘電率金属酸化膜（１２０）と下部シリコン酸化膜（１１０）及び上部シリコン含有膜（１３０）とを相互に固相拡散させる。この熱処理により、高誘電率金属酸化膜は全体にシリコンが拡散して膜全体がシリケート化し、欠陥が少なく信頼性が高い固相拡散シリケート膜になる。
摘要翻译：对硅基板（100）进行热氧化处理，以形成表面厚度为1.5nm的下部氧化硅膜（110），由hafnia构成的高介电常数金属氧化物膜（120）通过CVD法形成4.0nm的厚度，在金属氧化物膜上形成由氧化硅构成的厚度为1.5nm的上部含硅膜（130）。然后，进行热处理，高介电常数金属氧化物膜（120），下部氧化硅膜（110）和上部含硅膜（130）相互固相扩散。通过这种热处理，硅完全扩散到高介电常数金属氧化物膜中，整个膜被转化为硅酸盐。因此，获得了具有较少缺陷的高度可靠的固相扩散硅酸盐膜。

2. 发明申请

WO2006009025A1 半導体装置及び半導体装置の製造方法审中-公开
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：WO2006009025A1
公开(公告)日：2006-01-26
申请号：PCT/JP2005/012890
申请日：2005-07-13
申请人：日本電気株式会社 , 寺井真之 , 西藤哲史 , 多田あゆ香 , 渡辺啓仁
发明人：寺井真之 , 西藤哲史 , 多田あゆ香 , 渡辺啓仁
IPC分类号： H01L29/78 , H01L21/316 , H01L21/336
CPC分类号： H01L21/28202 , H01L21/31645 , H01L21/3185 , H01L29/513 , H01L29/517
摘要：　シリコン基板の界面に良質のゲート絶縁膜の形成を可能とし、界面電気特性を改善した半導体装置を提供する。　シリコン基板（１０１）表面にシリコンを含む下地層（酸化膜、または、酸窒化膜）（１０２）を形成し、該形成した下地層（１０２）表面上に金属供給源または金属拡散源として金属化合物からなる金属化合物層（１０３）を堆積し、下地層（１０２）と、金属化合物層（１０３）と、に熱処理を施すことで、金属化合物層（１０３）に含まれる金属化合物の金属元素を下地層（１０２）に拡散させ、シリコン基板（１０１）上に高誘電率のゲート絶縁膜（１０６）を形成し、金属化合物層（１０３）の金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ -2 から２．６Ｅ＋１５ｃｍ -2 の範囲となる半導体装置を形成する。
摘要翻译：可以提高在硅衬底和界面电特性的界面上形成高品质栅极绝缘膜的半导体器件。在硅衬底（101）的表面上，形成包含硅的基底层（氧化膜或氧氮化物膜）（102）。在形成的基底层（102）的表面上，沉积由金属化合物构成的金属化合物层（103）作为金属供给源或金属扩散源。对基底层（102）和金属化合物层（103）进行热处理，将包含在金属化合物层（103）中的金属化合物的金属元素扩散到基底层（102）中。然后，在硅基板（101）上形成具有高介电常数的栅极绝缘膜（106），在金属化合物层（103）的金属化合物中具有金属原子量的半导体装置在 1.5E +15厘米

3. 发明申请

WO2007058042A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2007058042A1
公开(公告)日：2007-05-24
申请号：PCT/JP2006/320702
申请日：2006-10-18
申请人：日本電気株式会社 , 西藤哲史 , 渡辺啓仁
发明人：西藤哲史 , 渡辺啓仁
IPC分类号： H01L21/8238 , H01L21/28 , H01L21/3205 , H01L23/52 , H01L27/092 , H01L29/423 , H01L29/49
CPC分类号： H01L21/823842 , H01L21/28097 , H01L21/823835 , H01L21/823871 , H01L29/66545 , H01L29/6656 , H01L2924/0002 , H01L2924/00
摘要：　半導体基板上に設けられ素子分離領域によって互いに分離された第１活性領域および第２活性領域と、第１活性領域上から第２活性領域上へ前記素子分離領域上を経由して設けられたライン状電極と、第１活性領域上のゲート絶縁膜、前記ライン状電極で構成されるゲート電極、及びソース・ドレイン領域を有する第１電界効果トランジスタと、第２活性領域上のゲート絶縁膜、前記ライン状電極で構成されるゲート電極、及びソース・ドレイン領域を有する第２電界効果トランジスタとを有し、前記ライン状電極は、第１活性領域上の部分と第２活性領域上の部分が互いに異なる材料で形成され、且つ素子分離領域上に、前記ライン状電極のゲート長方向の幅全体にわたって、該ライン状電極の基板に垂直方向の厚みが第１及び第２活性領域上の該ライン状電極の厚みより薄い拡散抑制領域を有する半導体装置。
摘要翻译：半导体器件设置有第一有源区和第二有源区，它们布置在半导体衬底上并通过元件隔离区彼此分离; 布置在所述第一有源区上方的线性电极到所述元件隔离区域上的所述第二有源区域; 在所述第一有源区上具有栅极绝缘膜的第一场效应晶体管，由所述线状电极和源极/漏极区域构成的栅电极; 以及在第二有源区上具有栅极绝缘膜的第二场效应晶体管，由线状电极构成的栅极电极和源极/漏极区域。在直线电极中，第一有源区上的一部分和第二有源区上的一部分由不同的材料形成。在元件隔离区域，在栅极长度方向的整个线宽电极上设置有比垂直方向上的第一和第二有源区域上的线状电极薄的扩散抑制区域。

4. 发明申请

WO2006054605A1 不揮発性半導体記憶装置およびその製造方法审中-公开
标题翻译：非易失性半导体存储单元及其影响方法
公开(公告)号：WO2006054605A1
公开(公告)日：2006-05-26
申请号：PCT/JP2005/021047
申请日：2005-11-16
申请人：日本電気株式会社 , 渡辺啓仁 , 西藤哲史 , 砂村潤
发明人：渡辺啓仁 , 西藤哲史 , 砂村潤
IPC分类号： H01L21/8247 , H01L29/788 , H01L29/792 , H01L27/115
CPC分类号： H01L27/11534 , G11C16/0408 , G11C16/0416 , G11C16/10 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L27/11524 , H01L27/11526 , H01L29/42324 , H01L29/66825
摘要：　半導体基板（１０１）の表面領域内には拡散層（１０２）が形成され、基板上には制御ゲート電極（１０３）が形成され、基板上全体は層間絶縁膜（１０８）により覆われている。この層間絶縁膜を貫通して、ドレイン領域からはｎ型ポリシリコン等の半導体からなるドレイン引出線（１０４）が、制御ゲート電極からはゲート引出線（１０６）が、ソース領域からはソース引出線（１０７）が引き出されている。ドレイン引出線は環状の浮遊ゲート（１０５）により囲まれている。消去時には、例えば制御ゲートを接地電位とし、ドレイン引出線に正電圧を印加して、浮遊ゲートの電子をドレイン引出線へ引き抜く。書き込み時には、例えば制御ゲート電極とドレイン引出線に正の電圧を印加しＣＨＥを発生させホットエレクトロンを浮遊ゲートヘ注入する。これにより、フラッシュメモリのゲート絶縁膜を薄くでき、不揮発性メモリの高集積化、駆動電圧の低電圧化が可能となる。
摘要翻译：在半导体衬底（101）的表面区域形成扩散层（102），在衬底上形成控制栅电极（103），并且用层间绝缘膜（108）覆盖整个衬底。通过该层间绝缘膜，从漏极区域引出由多晶硅等的n型半导体构成的漏极引出线（104），将栅极引出线（106）从控制栅电极，并且源极引线（107）从源极区域引出。排水引导线被环形浮动门（105）包围。当擦除时，利用控制栅极将漏极引出线施加正电压，例如作为将浮动栅极中的电子拉出到引出线的接地电位。当写入时，例如对控制栅极和漏极引出线施加正电压以产生CHE并将热电子注入到浮动栅极中。因此，可以使闪存的栅极绝缘膜变薄，并且使非易失性存储器的较高集成和驱动电压的较低电压成为可能。

5. 发明申请

WO2005074037A1 半導体装置の製造方法审中-公开
标题翻译：制造半导体器件的方法
公开(公告)号：WO2005074037A1
公开(公告)日：2005-08-11
申请号：PCT/JP2005/000980
申请日：2005-01-26
申请人：日本電気株式会社 , 渡部平司 , 西藤哲史
发明人：渡部平司 , 西藤哲史
IPC分类号： H01L29/78
CPC分类号： H01L21/02172 , H01L21/02142 , H01L21/02337 , H01L21/28176 , H01L21/28194 , H01L21/31616 , H01L21/31641 , H01L21/31645 , H01L29/517
摘要：　シリコン基板１０１とポリシリコンゲート電極１０４とを電気的に絶縁する高誘電率ゲート絶縁膜１０２として、Ｈｆ、Ｚｒ又はＡｌの少なくとも一つの構成元素を含有する金属酸化物薄膜又は金属シリケート薄膜が設けられている。この半導体装置について、ポリシリコンゲート電極１０４を加工した後に、高誘電率ゲート絶縁膜１０２の側面又は表面が露出した状態で、分子中に酸素原子を含む酸化剤雰囲気中で熱処理を施す。この熱処理により、高誘電率ゲート絶縁膜１０２とポリシリコンゲート電極１０４との界面の電気的欠陥１０５が消失する。
摘要翻译：半导体器件包括含有Hf，Zr和Al中的至少一种的金属氧化物薄膜或金属硅酸盐薄膜作为用于将硅衬底（101）与多晶硅栅极电极绝缘的高介电常数栅极绝缘膜（102）（104）。在处理多晶硅栅电极（104）之后，在暴露高介电常数栅绝缘膜（102）的侧表面或前表面的同时，在分子中含有氧原子的氧化剂的气氛中进行热处理。通过这种热处理可以消除高介电常数栅极绝缘膜（102）和多晶硅栅电极（104）之间的界面处的电气缺陷（105）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式